[发明专利]制造主动阵列基板的方法与主动阵列基板有效
申请号: | 201210146770.8 | 申请日: | 2012-05-08 |
公开(公告)号: | CN102956550A | 公开(公告)日: | 2013-03-06 |
发明(设计)人: | 唐文忠;舒芳安;蔡耀州;辛哲宏 | 申请(专利权)人: | 元太科技工业股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/02;H01L29/786 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 主动 阵列 方法 | ||
技术领域
本发明是有关于一种主动阵列基板与制造主动阵列基板的方法。
背景技术
诸如液晶显示器的平面显示装置已广泛地应用在各种电子产品中。平面显示装置通常包含有主动阵列基板,用以驱动平面显示装置中的像素。通常,主动阵列基板的制造方法必须使用五道的微影蚀刻制程。每一道微影蚀刻制程都必须耗费生产成本。近年来,为了更具经济效益地制造主动阵列基板,业界开发出四道微影蚀刻步骤的制造方法,以更有效率地制造主动阵列基板。不过,为了更进一步提高生产效率及降低制造成本,有必要开发更具竞争力及更具经济效益的制造方法。
发明内容
本发明的一目的是提供一种制造主动阵列基板的方法与主动阵列基板,以能仅使用三道微影蚀刻制程制造主动阵列基板,且所制造的主动阵列基板具有良好的可靠度。因此,根据本发明所揭露的实施方式具有极高的经济效益以及产品性能。
根据本发明一实施方式,上述方法包括以下步骤。形成一第一图案化金属层于一基材上。然后,依序地形成一半导体层、一绝缘层以及一第二金属层覆盖第一图案化金属层。接着,形成一图案化光阻层于第二金属层上。图案化光阻层包含一第一区域以及一第二区域,且第一区域的图案化光阻层的厚度小于第二区域的图案化光阻层的厚度。然后,图案化第二金属层及其下方的绝缘层和半导体层,以形成一第二图案化金属层、一图案化绝缘层以及一图案化半导体层,并移除第一区域的图案化光阻层。之后,加热第二区域的图案化光阻层,使其流动而形成一保护层覆盖图案化第二金属层的一侧壁、图案化绝缘层的一侧壁以及图案化半导体层的一侧壁。第一图案化金属层的一部分以及第二图案化金属层的一部分未被保护层覆盖。形成上述保护层之后,形成一像素电极于基材上,且像素电极连接第一图案化金属层的露出部分。
在一实施例中,形成第一图案化金属层包含形成一漏极、一源极、一数据线以及一数据线连接垫。第二图案化金属层包含一栅极以及一栅线连接垫。
在一实施例中,第二图案化金属层、图案化绝缘层以及图案化半导体层具有大致相同的一轮廓。
根据本发明另一实施方式,制造主动阵列基板的方法包括下述步骤。形成一第一图案化金属层于一基材上。第一图案化金属层包含一漏极、一源极以及一数据线连接垫。然后,依序地形成一半导体层、一绝缘层以及一第二金属层覆盖基材上的漏极、源极以及数据线连接垫。接着,形成一图案化光阻层于第二金属层上。图案化光阻层包含一第一部分、一第二部分以及一第三部分。第一部分具有一开口露出第二金属层的一部分以及一围绕部环绕此开口。第二部分具有一内侧部以及一周边部围绕内侧部,内侧部的厚度小于周边部的厚度。随后,图案化第二金属层及其下方的绝缘层和半导体层,以于第一部分下方形成一围壁围绕数据线连接垫,于第二部分下方形成一栅线连接垫,并于第三部分下方形成一栅极、一栅绝缘层以及一连接漏极和源极的通道层,并移除第二部分的内侧部,而露出栅线连接垫的一部分。之后,加热剩余的图案化光阻层,使其流动而形成一保护层覆盖栅极、栅绝缘层、通道层、围壁以及栅线连接垫的一外缘。漏极的一部分位于保护层之外。形成上述保护层之后,形成一像素电极于基材与保护层上,且像素电极电性连接漏极的露出部分。
在一实施例中,形成第一图案化金属层的步骤包含形成一数据线,且图案化第二金属层的步骤包含形成一栅线。
在一实施例中,图案化光阻层还包含一第四部分,位于数据线以及栅线上方。
在一实施例中,图案化第二金属层及其下方的绝缘层和半导体层的步骤包含使数据线连接垫的一部分暴露出。
在一实施例中,图案化第二金属层及其下方的绝缘层和半导体层的步骤包含依序以一干蚀刻制程蚀刻第二金属层以及以一湿蚀刻制程蚀刻绝缘层和半导体层。
在一实施例中,加热剩余的图案化光阻层的步骤包含将剩余的图案化光阻层置于温度为约200℃至约400℃的环境中。
本发明的另一方面是提供一种主动阵列基板。此主动阵列基板包含一基材、一源极以及一漏极、一通道层、一绝缘层、一栅极、一保护层以及一像素电极。源极以及一漏极位于基材上。通道层配置于源极和漏极上。绝缘层配置于通道层上。栅极配置于绝缘层上,其中通道层、绝缘层以及栅极具有大致相同的一图案。保护层覆盖通道层、绝缘层、栅极、源极以及漏极的一部分。像素电极位于基材与保护层上,且像素电极电性连接漏极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于元太科技工业股份有限公司,未经元太科技工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210146770.8/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造