[发明专利]晶片封装体及其形成方法

说明书

技术领域

本发明有关于晶片封装体，且特别是有关于微机电系统晶片封装体(MEMS chip packages)。

背景技术

随着电子产品朝向轻、薄、短、小发展的趋势，半导体晶片的封装结构也朝向多晶片封装(multi-chip package,MCP)结构发展，以达到多功能和高性能要求。多晶片封装结构是将不同类型的半导体晶片，例如逻辑晶片、模拟晶片、控制晶片或存储器晶片，整合在单一封装基底之上。

不同晶片之间可通过焊线而彼此电性连接。然而，随着需整合的晶片数量上升，将多晶片以焊线相连接会造成封装体体积无法有效缩小，且亦会占去过多面积而造成制作成本增加，不利于可携式电子产品的应用。

发明内容

本发明提供一种晶片封装体，包括：一第一基底；一第二基底，设置于该第一基底之上，其中该第二基底具有贯穿该第二基底的至少一开口，该至少一开口于该第二基底之中划分出彼此电性绝缘的多个导电区；一承载基底，设置于该第二基底之上；至少一阻挡块体，对应地设置于该第二基底的该至少一开口之上，且大抵完全覆盖该至少一开口；一绝缘层，设置于该承载基底的一表面及一侧壁之上；以及一导电层，设置于该承载基底上的该绝缘层之上，且电性接触所述导电区中的一导电区。

本发明所述的晶片封装体，该导电层自该承载基底的该表面上的该绝缘层沿着该承载基底的该侧壁朝该第二基底延伸。

本发明所述的晶片封装体，还包括：一防焊层，设置于该导电层之上，其中该防焊层具有露出该导电层的一开口；以及一导电凸块，设置于该防焊层的该开口之中，且电性接触该导电层。

本发明所述的晶片封装体，该防焊层包覆该导电层的邻近所述导电区中的一导电区的一部分的一侧边。

本发明所述的晶片封装体，还包括一第一接垫及一第二接垫，设置于该第一基底与该第二基底之间，其中该第二接垫接合于该第一接垫之上，且电性连接所述导电区中的一导电区。

本发明所述的晶片封装体，该承载基底的该侧壁倾斜于该承载基底的该表面。

本发明所述的晶片封装体，该承载基底的该侧壁大抵垂直于该承载基底的该表面。

本发明所述的晶片封装体，还包括一第二导电层，设置于该承载基底及该绝缘层之上，且电性接触所述导电区中的一导电区，其中该第二导电层不电性连接该导电层。

本发明所述的晶片封装体，该至少一阻挡块体的一宽度大于或等于该至少一开口的一宽度。

本发明所述的晶片封装体，还包括一第二绝缘层，位于该至少一阻挡块体与该至少一开口之间。

本发明所述的晶片封装体，该至少一阻挡块体的材质与该承载基底的材质相同。

本发明所述的晶片封装体，该至少一阻挡块体的材质与该承载基底的材质不同。

本发明提供一种晶片封装体的形成方法，包括：提供一第一基底；将一第二基底设置于该第一基底之上，其中该第二基底具有贯穿该第二基底的至少一开口，该至少一开口于该第二基底之中划分出彼此电性绝缘的多个导电区；将一承载基底设置于该第二基底之上；部分移除该承载基底以形成露出该第二基底的所述导电区的至少一凹陷；于该第二基底的该至少一开口上对应地形成至少一阻挡块体，其中该至少一阻挡块体大抵完全覆盖该至少一开口；于该承载基底上形成一绝缘层，其中该绝缘层延伸于该至少一凹陷的一侧壁之上；以及于该绝缘层之上形成一导电层，其中该导电层电性接触所述导电区中的一导电区。

本发明所述的晶片封装体的形成方法，还包括在形成该至少一凹陷之前，薄化该承载基底。

本发明所述的晶片封装体的形成方法，还包括：于该导电层之上形成一防焊层，该防焊层具有露出该导电层的一开口；以及于该防焊层的该开口中形成一导电凸块，该导电凸块电性接触该导电层。

本发明所述的晶片封装体的形成方法，还包括于该绝缘层之上形成一第二导电层，其中该第二导电层电性接触所述导电区中的一导电区，且该第二导电层不电性连接该导电层。

本发明所述的晶片封装体的形成方法，该第一导电层及该第二导电层的形成步骤包括：于该绝缘层上形成一导电材料层；以及将该导电材料层图案化以形成该第一导电层及该第二导电层。

本发明所述的晶片封装体的形成方法，还包括于该第一导电层及该第二导电层之上电镀一导电材料。

本发明所述的晶片封装体的形成方法，还包括对通过该至少一凹陷的一预定切割道进行一切割制程以形成多个彼此分离的晶片封装体。