[发明专利]低密度奇偶校验码LDPC编码处理方法及装置

说明书

技术领域

本发明涉及通信领域，具体而言，涉及一种低密度奇偶校验码LDPC编码处理方法及装置。

背景技术

微波通信与光纤通信、卫星通信一起被称为现代通信传输的三大主要手段。微波通信一般采用点对点的传输方式，目前主要应用于2G/3G移动的承载网络，为移动运营商提供语音和数据业务的传输，具有传输容量大，长途传输质量稳定，投资少，建设周期短，维护方便等特点。微波通讯中的编码方案采用低密度奇偶校验码（Low Density Parity Check Code，简称为LDPC）编码来实现。

最初的LDPC码编码算法与普通的分组码一样，先通过高斯消去法将校验矩阵转换成生成矩阵，然后用信息序列与生成矩阵相乘来得到码字。但高斯消去的传统编码算法需要大量的存储空间，实现复杂度较高，因此，在中长码长时不易实现。

为了降低LDPC码的编码复杂度，可采用半随机LDPC码，其编码器结构简单，同时参数选择也很灵活。由此产生了一种编码复杂度与码长成线性关系的有效编码算法，它通过预处理将校验矩阵化简成为下三角或近似下三角的形式，然后直接利用校验矩阵实现近似线性编码，但该算法所需存储单元过多限制了它的应用。

另一种利用移位寄存器的QC-LDPC编码算法，其校验矩阵具有循环或准循环结构，大幅度降低了编码器所需要的存储单元，可以用移位寄存器来实现线性复杂度编码。但该算法需要使用大量的移位寄存器，从而增加了该编码器的面积和功耗等，大大限制了它的使用范围。

因此，现有技术中的LDPC编码存在编码效率低下，适用场合狭窄，以及对应的编码器结构复杂，浪费资源的问题。

发明内容

本发明提供了一种低密度奇偶校验码LDPC编码处理方法及装置，以至少解决现有技术LDPC编码存在编码效率低下，适用场合狭窄，以及对应的编码器结构复杂，浪费资源的问题。

根据本发明的一个方面，提供了一种低密度奇偶校验码LDPC编码处理方法，包括：根据所述LDPC的母码矩阵的行数确定随机存储器RAM的个数；依据每次输入的信息比特以及每次从所述母码矩阵每行所对应的RAM的RAM单元中读取的数据比特，依次针对所述母码矩阵中每行信息位的值，迭代写入每行所对应的RAM的RAM单元中；直到每行中的最后一个信息位，输出所述每行所对应的RAM的RAM单元中存储的数据比特。

优选地，依据每次输入的信息比特以及每次从所述母码矩阵每行所对应的RAM的RAM单元中读取的数据比特，依次针对所述母码矩阵中每行信息位的值，迭代写入每行所对应的RAM的RAM单元中包括：根据所述母码矩阵中的每行信息位的第一个值获取每行对应的RAM的初始地址；从每行对应的RAM的初始地址开始，将输入的信息比特与从每行对应的RAM的RAM单元中读取的数据比特进行运算后获取的运算结果写入所述每行对应的RAM的RAM单元中；根据每行中的下一个值，重复初始地址的获取步骤，以及将下一次输入的信息比特与依据上一个值写入的数据比特进行运算之后获得的运算结果迭代写入所述每行对应的RAM的RAM单元中的步骤，直到每行中的最后一个信息位。

优选地，还包括：读取依据每行中最后一个信息位写入所述每行对应的RAM的RAM单元中的数据比特；将所述每行对应的RAM的RAM单元中的数据比特进行求和运算之后的求和结果写入第二RAM中；根据每行对应的RAM和/或所述第二RAM的RAM单元中的数据比特获取所述母码矩阵的校验位。

优选地，根据每行对应的RAM和/或所述第二RAM的RAM单元中的数据比特获取所述母码矩阵的校验位包括：确定进行校验位运算的一个或多个所述RAM；从地址单元0开始依次读取确定的一个或多个所述RAM的RAM单元中的数据比特；将在一个或多个所述RAM对应RAM单元中读取到的所述数据比特进行异或运算获取所述母码矩阵的校验位。

优选地，依据所述母码矩阵的码率对所述母码矩阵中迭代操作的信息位的个数进行控制，其中，所述母码矩阵的码率为所述母码矩阵中信息位的个数与所述母码矩阵中校验位的个数的比值。