[发明专利]一种嵌入式系统控制器

说明书

技术领域

本发明涉及电子领域，尤其涉及一种嵌入式系统控制器。

背景技术

嵌入式系统正常工作时，嵌入式系统控制器中的CPU对程序存储器的访问主要是读操作。所以程序存储器的读速度直接影响嵌入式系统的性能。闪存是目前嵌入式系统中最常用的程序存储器。

由于接口的限制，片外闪存很难满足嵌入式系统对程序存储器的性能要求。嵌入式闪存技术应运而生。该技术将闪存电路与标准电路制造在同一颗芯片上，解决了接口的限制，使CPU可以每个周期从闪存读出一条程序指令。目前，主流厂商(ST，NXP，TI，FreeScale)的嵌入式系统普遍采用嵌入式闪存作程序存储器。

嵌入式闪存最大的缺点是制造难度大，制造工艺远远落后于标准电路。目前，主流芯片代工厂的嵌入式闪存制造工艺在130nm制程上仍不成熟；而标准电路的制造工艺已经达到了40nm制程。对于相同的电路而言，采用40nm制程制造的芯片面积会锐减到130nm制程的十分之一。而且前者的功耗会比后者低很多，性能也远高于后者。此外，嵌入式闪存芯片的量产良率远低于标准电路芯片，而且嵌入式闪存会大幅增加主芯片的量产测试时间。闪存的读速度更是嵌入式系统的性能瓶颈。

发明内容

本发明要解决的技术问题是如何使嵌入式系统控制器的主芯片可以采用先进的标准电路制造工艺制造，又可达到较优的性能和功耗。

为了解决上述问题，本发明提供了一种嵌入式系统控制器，包括：主芯片、闪存；

所述主芯片包括：总线；

随机存储器；

存储控制模块，用于将待用的程序数据从闪存中复制到所述随机存储器中；还用于当从所述总线收到读访问请求时，从所述随机存储器中读取所需的程序数据，当从所述总线收到写访问请求时，将待写入的程序数据写入所述随机存储器及所述闪存。

进一步地，所述随机存储器为SRAM；

所述主芯片与所述闪存采用多芯片封装技术制造在同一个封装内。

进一步地，所述随机存储器和闪存的容量相同；

将待用的程序数据从闪存中复制到所述随机存储器中时，是将闪存中所有数据都复制到所述随机存储器中。

进一步地，所述随机存储器的容量为能够保证系统正常运行所需的程序数据的最小容量；

将待用的程序数据从闪存中复制到所述随机存储器中时，是将能够保证系统正常运行所需的程序数据复制到所述随机存储器中。

进一步地，所述存储控制模块包括：

随机存储器RAM控制单元、闪存控制单元；

总线接口单元，用于接收系统总线的读、写访问请求，并将其中对于程序数据的读、写访问请求分别转化为读、写指令；还用于将所读取的程序数据发往系统总线；

主控单元，用于根据所述读指令控制所述RAM控制单元从所述随机存储器中读取所需的程序数据，并发送给所述总线接口单元；根据所述写指令控制所述RAM控制单元从总线接口单元接收待写入的程序数据写入所述随机存储器，控制所述闪存控制单元从总线接口单元接收待写入的程序数据写入所述闪存；还用于当所述随机存储器中没有待用的程序数据时，控制所述闪存控制单元从闪存中读取待用的程序数据，控制所述RAM控制单元将所述待用的程序数据写入所述随机存储器中。

进一步地，所述存储控制模块还包括：

配置寄存器，用于保存本存储控制模块的配置信息和状态信息；

所述总线接口单元所接收的系统总线的读、写访问请求中也包括对配置寄存器的读、写访问请求，所述总线接口单元根据对配置寄存器的读/写访问请求直接对所述配置寄存器进行读/写操作。

进一步地，所述存储控制模块还包括：

加密单元，用于将从总线接口单元接收的待写入的程序数据加密，然后发送给所述闪存控制单元；

解密单元，用于将所述闪存控制单元读取的待用的程序数据解密，然后发送给所述RAM控制单元。

进一步地，所述主控单元还用于当待用的程序数据复制结束时，向所述闪存控制单元发送低功耗请求；当待写入的程序数据写入完成时，延时一预定时间后向所述闪存控制单元发送低功耗请求；当需要复制待用的程序数据时，或当收到写指令时，向所述闪存控制单元发送退出低功耗请求；

所述闪存控制单元还用于当收到所述低功耗请求时控制所述闪存进入深度省电模式，当收到所述退出低功耗请求时控制所述闪存退出深度省电模式。

进一步地，所述存储控制模块还包括：

计数器；