[发明专利]同步存储器数据传输中的时序控制

说明书

技术领域

本发明涉及固态存储器，更特别的是，涉及同步存储器数据传输中的时序控制。

背景技术

固态存储器以多种形式存在，其中数据以数字信号的形式存储，典型地以半导体装置的形式存在。闪存是一种能够电子地删除和重新编程的非易失性固态存储器。闪存有NAND型和NOR型。动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)是其中可以写入和读取数据的易失性存储器。在这些和其他形式的存储器中，存储器和数据传输端口之间的数据传输，也就是说向存储器中编程或写入数据以及从存储器读取数据，可以同步地进行。在同步数据传输中，时序信号(通常称作时钟或频闪(strobe)信号)由存储器所耦接的系统提供。该系统包括处于存储器和数据传输端口之间的接口，其相对于时序信号控制数据传输的时序。

例如，块传输数据能提高传输速度并且使得在NAND闪存中能够进行块擦除操作。数据传输的时序非常重要，尤其是在高带宽(数据传输速度)下。在高带宽下，用于数据信号中的转换(transistion)的窗口小，并且落在窗口外的转换会导致传输数据丢失和传输的数据损坏。因此，如果存储器接口具有如下的可编程延迟模块将是有益的，该可编程延迟模块在读或写数据信号中的转换之间与时钟或频闪(strobe)信号中的转换之间提供规定的延迟。

发明内容

在一个实施例中，本发明提供一种具有存储器模块和存储器接口的固态存储器装置。存储器接口包括：用于接收时序信号的时序信号端口，数据传输端口，和用于在所述数据传输端口和所述存储器模块之间传输数据信号块的数据传输模块。可选择延迟模块在所述数据信号中的转换和时序信号中的转换之间提供选择的延迟。延迟控制器设置所选择的延迟，检测由可选择延迟模块产生的延迟相对于参考延迟的变化，控制数据信号块的传输中的暂停，并在暂停期间调整所选择的延迟。

附图说明

通过示例的方式示出了本发明，并且本发明并不仅限于附图中所示的实施例，在附图中相同的附图标记表示相同的部件。为了简明清晰的目的示出了附图中的部件，并且其不必按比例绘制。

图1是作为示例给出的根据本发明实施例的固态存储器装置在写配置中的示意框图；

图2是图1中的固态存储器装置在读配置中的示意框图；

图3是图1的在写配置下的固态存储器装置的操作中出现的信号的时序图；

图4是图2的在读配置下的固态存储器装置的操作中出现的信号的时序图；和

图5是图1的固态存储器装置中的延迟线的示例的示意框图。

具体实施方式

图1和图2示出了根据本发明实施例的一个例子的固态存储器装置100，其具有存储器模块102和存储器接口104。存储器接口104包括：时序信号端口106，其用于接收时序信号DQS；数据传输端口108；数据传输模块110，其用于在数据传输端口108和存储器模块102之间传输数据信号DQ块；以及，可选择延迟模块112，其用于在数据信号DQ中的转换和时序信号DQS中的转换之间提供选择的延迟。存储器接口104还包括延迟控制器114，用来设置所选择的延迟，检测由可选择延迟模块产生的延迟相对于参考延迟的变化，控制数据信号DQ块的传输中的暂停，并且在暂停期间调整所选择的延迟。

在本发明的一个实施例中，存储器模块102是闪存模块。在本发明的其它实施例中，存储器模块102是基于在数据传输端口108和存储器模块102之间使用数据信号的块传输的其它技术。

当对于写操作，数据传输模块110在向存储器模块102传输数据信号DQ块时，可选择延迟模块112可以在数据信号DQ中提供选择的延迟；数据信号DQ中的选择的延迟可以通过时序信号DQS中的选择的延迟提供，利用所述时序信号DQS同步数据信号DQ的写入操作。当对于读操作，数据传输模块110在将数据信号DQ块从存储器模块102传输到数据传输接口108时，可选择延迟模块112可以在时序信号DQS中提供选择的延迟。数据传输模块110可以是同步双倍数据速率(“DDR”)传输模块。

延迟控制器114可以包括参考延迟元件和相位检波器116，用于检测延迟中的变化。控制数据信号块的传输中的暂停可以包括延迟控制器114暂停向数据传输模块110施加时序信号DQS。