[发明专利]时钟切换电路和时钟切换方法

说明书

技术领域

本公开涉及时钟切换电路和时钟切换方法，更具体地涉及用于使时钟切换被以更高的稳定性执行的时钟切换电路和时钟切换方法。

背景技术

存在根据相关技术的时钟切换电路，其中这些电路将与某时钟同步的输入数据转换为与不同时钟同步的数据，并且输出转换后的数据。在时钟切换电路中，在可读/可写双端口RAM(随机存取存储器)的写入地址和读取地址的相位之间进行比较，以控制写入地址和读取地址从而使得它们之间不会发生冲突。

例如，存在这样的时钟切换电路，其中该时钟切换电路基于写入帧脉冲信号来控制写入地址，并且基于具有与写入帧脉冲信号的相位不同的相位的读取帧脉冲信号来控制读取地址(例如，参见JP-A-2004-140619(专利文献1))。

存在监控写入地址和读取地址的相位的时钟切换电路。当相位相互接近而在它们之间只剩预定距离时，写入地址和读取地址被初始化以使它们之间保持某个距离(例如，参见JP-A-2009-218885(专利文献2))。

提出了这样的光学信号传输系统，其中该系统通过使用PLL(锁相环)电路的相位比较器来比较FIFO(先入先出)存储器的写入地址和读取地址的相位来执行高阶传输帧拆装((destuffing))的处理，从而适当地控制写入地址和读取地址(例如，参见JP-A-2008-148250(专利文献3))。

发明内容

专利文献1中公开的技术是基于以下假设的：写入帧脉冲信号的相位与读取帧脉冲信号的相位之间不存在重叠。但是，没有公开做出用于防止这些相位相互重叠的设置的手段，并且在实际中不能稳定地执行时钟切换。

根据专利文献2公开的技术，即使在写入地址和读取地址的相位变得相互接近时电路也能稳定地进行操作，写入地址和读取地址也会由于时钟波动而被初始化。于是，不能保证经历时钟切换的数据的有效性。

在专利文献3中公开的高阶传输帧的拆装的情况中，由于拆装频率低，所以即使在PLL电路的时钟出现了由于拆装导致的改变时，该改变也不明显并且将不会影响PLL电路的操作。但是，当专利文献3中公开的技术被应用于时钟切换电路时，用于控制写入地址和读取地址的相位的相位控制信息被以比拆装频率更高的频率生成。所以，如果相位控制信息包括错误，则PLL电路的操作将会受到影响。结果，PLL电路执行时钟再同步，并且PLL电路的操作可能会变得不稳定，这会对设置在该电路下游的系统造成不利影响。

在这种情况下，希望使时钟切换被以更高的稳定性执行。

本公开的实施例涉及一种时钟切换电路，该时钟切换电路将输入到其的与第一时钟同步的数据作为与第二时钟同步的输出数据输出。该电路包括：双端口RAM，其能够相互独立地执行写入和读取操作；写入地址控制部件，其控制双端口RAM的写入地址，其中输入数据被写入在写入地址中；空白地址检测部件，其检测写入地址中的没有被写入输入数据的空白地址；以及读取地址转换部件，其将双端口RAM的除空白地址以外的写入地址转换为读取地址，其中输出数据被从读取地址读出。

该时钟切换电路还可以包括：相位同步电路，其在写入地址的最高有效位的相位和读取地址的最高有效位的相位之间建立同步。读取地址转换部件可以对与写入地址的最高有效位的相位同步的读取地址的最高有效位的相位进行反转。

第一时钟的频率可以比第二时钟的频率高，并且第一时钟的频率与第二时钟的频率之比可以是由整数表示的比值。

读取地址转换部件可以基于以下表格将写入地址转换为读取地址，其中在该表格上空白地址和读取地址被根据整数比值相关联。

本公开的另一实施例涉及一种由时钟切换电路执行的时钟切换方法，该时钟切换电路将输入到该时钟切换电路的与第一时钟同步的数据作为与第二时钟同步的输出数据输出，并且包括能够相互独立地执行写入和读取操作的双端口RAM。该方法包括：控制双端口RAM的写入地址，其中输入数据被写入在写入地址中；检测写入地址中没有被写入输入数据的空白地址；以及将双端口RAM的除空白地址以外的写入地址转换为读取地址，其中输出数据被从读取地址读出。

在本公开的实施例的双端口RAM中，输入数据被写入的写入地址被控制。写入地址中的没有被写入输入数据的空白地址被检测出来。双端口RAM的除空白地址以外的写入地址被转换为读取地址，其中输出数据被从读取地址读出。

根据本公开的实施例，可以更稳定地执行时钟切换。

附图说明

图1是示出包括根据相关技术的时钟切换电路的数据传输系统的示例性配置的示意图；

图2是用于说明多路复用数据的方法的示图；