[发明专利]具有金属栅电极层的半导体结构形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种具有金属栅电极层的半导体结构形成方法。

背景技术

随着复合金属氧化物半导体结构（CMOS，Complementary Metal-Oxide-Semiconductor）特征尺寸的不断缩小，高K金属栅电极层已广泛的替代了传统多晶硅栅电极层。而高K金属栅电极层的形成包括“前栅”（gate-first）工艺和“后栅”（gate-last）工艺两种。其中，“后栅”工艺的应用更为广泛。高K金属栅电极层形成工艺中的后栅工艺具体为：

首先，提供基底，所述基底表面具有多晶硅伪栅极层和位于多晶硅伪栅极层两侧的侧墙；

其次，在所述基底表面形成覆盖所述多晶硅伪栅极层和侧墙的刻蚀阻挡层；

之后，在所述刻蚀阻挡层表面形成层间介质层；

采用平坦化工艺平坦化所述层间介质层和刻蚀阻挡层直至暴露出所述多晶硅伪栅极层；

去除所述多晶硅伪栅极层，形成开口；

在所述开口底部形成高K介质层，在所述高K介质层表面形成填充所述开口的金属栅电极层。

在公开号为US2010/0081262A1的美国专利文件中还可以发现更多的HKMG的形成工艺。

但在实际中发现，通过上述方法所形成的具有金属栅电极层的半导体结构的性能并不好。

发明内容

本发明解决的问题是提供一种具有金属栅电极层的半导体结构形成方法，，可以提高具有金属栅电极层的半导体结构的性能。

为解决上述问题，本发明提供了如下技术方案：

一种具有金属栅电极层的半导体结构形成方法，包括：

提供基底，所述基底表面形成有第一替代栅电极层和第二替代栅电极层，以及覆盖所述第一替代栅电极层和第二替代栅电极层的刻蚀阻挡层；所述刻蚀阻挡层表面形成有层间介质层；

平坦化所述层间介质层和刻蚀阻挡层直至暴露出所述第一替代栅电极层和第二替代栅电极层；

去除所述第一替代栅电极层，形成第一开口，并填充所述第一开口，形成第一金属栅电极层；

平坦化所述第一金属栅电极层、所述层间介质层、所述刻蚀阻挡层以及所述第二替代栅电极层，并在所述第一金属栅电极层表面形成保护层；

去除所述第二替代栅电极层，形成第二开口，并填充所述第二开口，形成第二金属栅电极层；

平坦化所述第二金属栅电极层、所述层间介质层、所述刻蚀阻挡层以及所述第一金属栅电极层。

优选的，所述保护层的形成工艺为等离子体氧化工艺。

优选的，所述等离子体氧化工艺中的处理气体为O₂或O₃。

优选的，所述保护层的形成工艺为非等离子体氧化工艺。

优选的，所述保护层的形成工艺为等离子体氮化工艺。

优选的，所述等离子体氮化工艺中的处理气体为NO、NH₃或NO₂。

优选的，所述保护层的形成工艺为非等离子体氮化工艺。

优选的，所述保护层的厚度为50埃-200埃。

优选的，所述金属栅电极层的材料为Al、Cu、Ag或W。

优选的，所述第一替代栅电极层底部与所述基底之间、所述第二栅极替代层与所述基底之间形成有高K栅介质层。

优选的，所述高K栅介质层材料为二氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌。

优选的，所述高K栅介质层表面形成有介质阻挡层。

优选的，所述介质阻挡层的材料为TiN或TaN。

与现有技术相比，本发明具有以下优点：

本发明所提供的技术方案，首先在所述第一金属栅电极层表面形成保护层，然后再去除所述第二替代栅电极层，形成第二开口，并填充所述第二开口，形成第二金属栅电极层，从而在去除所述第二替代栅电极层后，清除所述第二开口底部所存在的氧化层时，所述保护层可以对所述第一金属栅电极层起到一定的保护作用，进而减少在清除所述第二开口底部的氧化层时，对第一金属栅电极层带来的金属损失，以此来提高具有金属栅电极层的半导体结构的性能。

附图说明

图1是本发明实施例所提供的具有金属栅电极层的半导体结构形成方法的工艺流程示意图；

图2-图8是本发明实施例所提供的具有金属栅电极层的半导体结构形成方法过程的剖面结构示意图。