[发明专利]FinFET及其制造方法

说明书

技术领域

本发明涉及半导体集成电路，更具体地，涉及FinFET及其制造方法。

背景技术

集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，众所周知的是随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例缩小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而阈值电压随沟道长度减小而下降。

在Chenming Hu等人的美国专利US6,413,802中公开了在SOI(Semiconductor On Insulator，绝缘体上半导体)上形成的FinFET，包括在半导体材料的鳍片(Fin)的中间形成的沟道区，以及在鳍片两端形成的源/漏区。栅电极在沟道区的两个侧面包围沟道区(即双栅结构)，从而反型层形成在沟道各侧上。鳍片中的沟道区厚度很薄，使得整个沟道区都能受到栅极的控制，从而可以抑制短沟道效应。因此，FinFET是满足MOSFET的进一步缩放要求的理想候选者。

不管在双栅结构(栅极位于鳍片的两个侧面)还是在三栅结构(栅极位于鳍片的两个侧面和顶部)的FinFET中，FinFET的栅极主要在鳍片的两个侧面上延伸，FinFET的沟道宽度取决于鳍片高度。然而，在常规的FinFET中，利用蚀刻从块体硅制造鳍片，难以精确地控制鳍片高度。结果，由于鳍片高度的工艺波动，FinFET的性能也受到不利影响。

发明内容

本发明的目的是提供一种可以控制鳍片高度的FinFET及其制造方法。根据本发明的一方面，提供一种FinFET，包括：蚀刻停止层，位于半导体衬底上；半导体鳍片，位于蚀刻停止层上；栅极导体层，沿着垂直于鳍片的延伸方向而延伸，并且至少覆盖半导体鳍片的两个侧面；栅极介质层，夹在栅极导体层和半导体鳍片之间；源区和漏区，位于半导体鳍片的两端；以及绝缘间隔层，在栅极介质层的下方与蚀刻停止层邻接，用于将栅极导体层与蚀刻停止层和半导体鳍片电隔离。

根据本发明的另一方面，提供一种制造FinFET的方法，包括：在半导体衬底上形成蚀刻停止层；在蚀刻停止层上形成半导体鳍片；在半导体鳍片和蚀刻停止层上形成栅极介质层；蚀刻去除栅极介质层和蚀刻停止层的一部分，以暴露半导体衬底的相应部分的表面；在半导体衬底的暴露表面上以及栅极介质层一部分的下方形成绝缘间隔层，使得绝缘间隔层在栅极介质层的下方与蚀刻停止层邻接；在栅极介质层和绝缘间隔层上形成栅极导体层，其中栅极导体层覆盖半导体鳍片的两个侧面的至少一部分；以及在半导体鳍片的两端执行离子注入，以形成源区和漏区。

该FinFET包括蚀刻停止层，在从半导体层形成半导体鳍片的步骤中，蚀刻停止在蚀刻停止层的顶部，半导体鳍片的高度将大致等于半导体层的厚度。由于可以控制半导体层的厚度，因此可以按照电路设计要求控制半导体鳍片的高度，从而精确地控制FinFET的沟道宽度。

此外，本发明的FinFET还包括将栅极导体层与蚀刻停止层和半导体鳍片电隔离的绝缘间隔层，从而阻断了经由蚀刻停止层的漏电路径。

在优选的实施例中，栅极介质层的至少一部分在半导体衬底上方横向延伸并且与绝缘间隔层和蚀刻停止层之间的界面交叠，使得蚀刻停止层的横向延伸大于鳍片的横向延伸，从而蚀刻停止层在制造工艺中为鳍片提供足够的机械支撑，提高了半导体器件的可靠性和产率。

附图说明

图1至9示出了根据本发明的制造FinFET的方法的第一实施方式的各个步骤中半导体结构的截面图。

图10示出了根据本发明的方法第一实施方式制造的FinFET的透视图。

图11至17示出了根据本发明的制造FinFET的方法的第二实施方式的一部分步骤中半导体结构的截面图。

图18示出了根据本发明的方法第二实施方式制造的FinFET的透视图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。