[发明专利]集成于集成电路的后端结构的电阻型存储器及其制备方法

说明书

技术领域

本发明属于存储器技术领域，涉及3D结构的电阻型存储器（Resistive Memory），具体涉及一种可以集成于集成电路的后端结构的3D结构的电阻型存储器及其制备方法。 

背景技术

由电子消费类产品驱动的存储器市场需要更高密度、高速度、低功耗、具有不挥发性且价格便宜的存储器产品。到目前为止,Flash是最成功的高密度不挥发性存储器。但是随着器件尺寸不断按比例缩小，Flash的发展受到限制，而作为新型不挥发存储器之一的电阻型存储器（Resistive Random Access Memory，RRAM），因为其存储单元结构简单、工作速度快、功耗低、信息保持稳定、具有不挥发性而备受瞩目。 

尤其地，为进一步提高集成密度，三维（3D）集成技术被提上了日程，目前已有基于阻变存储器的三维交叉堆叠结构被报道，然而此结构存在漏电流大的明显缺陷，于是提出引入二极管来减小漏电流。 

图1所示为现有技术的一种3D结构的不挥发存储器的结构示意图。该不挥发存储器可以为电阻型存储器，其在美国专利公开号为US2009/0261314A1、受让人为三星（Samsung）电子公司的专利中公开。如图1所示，该3D结构的存储器包括第一电极110、与第一电极交叉的第二电极140、在第一电极110与第二电极140的交叉点处的存储功能层130、以及用于与第一电极110之间形成二极管结的半导体层120，该二极管结形成的二极管D可以用作每个存储单元的选通管。 

但是图1所示的存储器结构的二极管D仅具有单向导通特性，该结构仅适用于单极性阻变存储功能层，即在正向选中存储单元时，通过施加同向的不同电压使得阻变存储功能层被编程为高低两种阻态（分别对应状态“0”和“1”）。但是其对于双极性（bipolar）阻变存储功能层，则不能对选中存储单元进行高阻态和低阻态之间转换的编程操作，因此，其不适用于双极性的电阻型存储器中应用。并且，图1所示的存储器中使用的二极管 D结面积通常较大、不利于进一步提高集成密度；更未给出其高密度地集成于后端结构中的任何启示。 

另外，为降低电阻型存储器的成本，并使其适用于嵌入式应用的需要，中国专利申请号为CN200710045407.6、CN200710043460.2等专利中提出了以将电阻型存储集成于集成电路的后端结构的方案。但是，在这些专利所公开的电阻型存储器中，其存储功能层均形成在沟槽或通孔的上表面，从而难以进步提高存储器的集成密度（例如，在一个通孔上，仅能对应形成一个存储单元），并且后端结构的每层介质层上集成的存储单元需要一次相应存储功能层的制备工艺流程形成，多层介质层上集成的存储单元则需要对应多次存储功能层的制备工艺流程来形成，制备过程相对复杂。 

发明内容

本发明的目的之一在于，提高3D结构的电阻型存储器的集成密度。 

本发明的再一目的在于，使3D结构的电阻型存储器既适用于单极性的电阻型存储器也适用于双极性的电阻型存储器。 

本发明的还一目的在于，降低3D结构的电阻型存储器的制备成本。 

为实现以上目的或者其他目的，本发明提供以下技术方案。 

按照本发明的一方面，提供一种电阻型存储器，所述电阻型存储器集成于集成电路的后端结构中，该电阻型存储器包括： 

形成于所述后端结构的通孔中的垂直电极； 

位于所述垂直电极和用于形成所述通孔的介质层之间的扩散阻挡层，所述介质层被部分地水平横向刻蚀以形成部分地暴露所述扩散阻挡层的水平沟槽； 

通过对暴露的所述扩散阻挡层氧化形成的存储功能层；以及 

在所述水平沟槽中依次形成的金属内电极、半导体层、金属水平电极； 

其中，所述金属内电极、半导体层和金属水平电极用于形成基于金属-半导体-金属结构的双向二极管。 

按照本发明一实施例的电阻型存储器，其中，设置所述半导体层的厚度以使所述半导体层在用于形成双向二极管时被全耗尽。 

优选地，所述半导体层的厚度大于或等于1纳米且小于或等于10纳米。 

优选地，所述半导体层被掺杂，并通过控制所述半导体层的掺杂浓度 以使所述双向半导体二极管的开启电压小于所述存储器的复位电压和置位电压。 

优选地，所述半导体层为N型掺杂的硅薄膜层。 

按照本发明又一实施例的电阻型存储器，其中，所述金属内电极与所述金属水平电极的材料相同。