[发明专利]输出缓冲电路和输入/输出缓冲电路有效
申请号: | 201210141382.0 | 申请日: | 2012-05-02 |
公开(公告)号: | CN102780484A | 公开(公告)日: | 2012-11-14 |
发明(设计)人: | 宇野治 | 申请(专利权)人: | 富士通半导体股份有限公司 |
主分类号: | H03K19/0185 | 分类号: | H03K19/0185 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人: | 宋鹤 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输出 缓冲 电路 输入 | ||
1.一种输出缓冲电路,包括:
第一输出电路,输出具有第一高电位电源或低电位电源的电压电平的第一信号,其中所述第一输出电路在高电位侧包括第一输出晶体管,所述第一输出晶体管包括栅极和背栅极;
第二输出电路,输出具有低于所述第一高电位电源的第二高电位电源或所述低电位电源的电压电平的第二信号,其中所述第二输出电路的输出端连接到所述第一输出电路的输出端,并在高电位侧包括第二输出晶体管,所述第二输出晶体管包括栅极和背栅极;以及
控制电路,当解除所述第一高电位电源的作用并启动所述第二高电位电源时,所述控制电路将所述第一输出晶体管和所述第二输出晶体管的至少其中之一的栅极和背栅极设定为所述第二高电位电源的电压电平。
2.根据权利要求1的输出缓冲电路,其中:
当从所述第二输出电路输出所述第二信号时,所述控制电路将所述第二输出晶体管的所述背栅极设定为所述第二高电位电源的电压电平;以及
当从所述第一输出电路输出所述第一信号时,所述控制电路将所述第二输出晶体管的所述背栅极设定为所述第一高电位电源的电压电平。
3.根据权利要求1的输出缓冲电路,其中,当启动所述第一高电位电源并解除所述第二高电位电源的作用时,所述控制电路将所述第一输出晶体管和所述第二输出晶体管的每个的栅极和背栅极设定为所述第一高电位电源的电压电平。
4.根据权利要求1的输出缓冲电路,进一步包括设定电路,当启动所述第一高电位电源并解除所述第二高电位电源的作用时,所述设定电路产生控制信号,用于选择性地启动所述第一输出电路和所述第二输出电路的任一个。
5.根据权利要求1的输出缓冲电路,进一步包括:
第一缓冲电路,驱动所述第一输出晶体管;以及
第二缓冲电路,驱动所述第二输出晶体管,其中:
所述控制电路包括电源检测电路,该电源检测电路检测所述第一高电位电源和所述第二高电位电源的启动,并产生第一控制电压;
当启动所述第一高电位电源并解除所述第二高电位电源的作用时,所述电源检测电路将所述第一控制电压设定为所述第一高电位电源的电压电平;
当解除所述第一高电位电源的作用并启动所述第二高电位电源时,所述电源检测电路将所述第一控制电压设定为所述第二高电位电源的电压电平;
所述第一控制电压被提供给所述第一输出晶体管和所述第二输出晶体管的至少其中之一的所述背栅极;
当向所述第一输出晶体管的所述背栅极提供所述第一控制电压时,将所述第一控制电压作为操作电源提供给所述第一缓冲电路;以及
当向所述第二输出晶体管的所述背栅极提供所述第一控制电压时,将所述第一控制电压作为操作电源提供给所述第二缓冲电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司,未经富士通半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210141382.0/1.html,转载请声明来源钻瓜专利网。