[发明专利]一种自适应复合机制隧穿场效应晶体管及其制备方法

说明书

技术领域

本发明属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域，具体涉及一种利用自适应方法有效结合金属-氧化层-硅场效晶体管（MOSFET）电流的隧穿场效应晶体管（TFET）及其制备方法。

背景技术

随着MOSFET的尺寸不断缩小，当进入纳米尺度以后，器件的短沟道效应等负面影响也愈加严重，使得器件关态漏泄电流不断增大。同时，由于传统MOSFET的亚阈值斜率受到热电势的限制无法随着器件尺寸的缩小而同步减小，存在60mV/dec的理论极限，使得泄漏电流随着电源电压的缩小而进一步增大，由此增加了器件功耗。功耗问题如今已经成为限制器件等比例缩小的最严峻的问题之一。

在超低压低功耗领域中，采用新型导通机制而获得超陡亚阈值斜率的器件结构和工艺制备方法成为了近些年大家关注的热点。这些器件由于不受热电势的限制能突破传统MOSFET亚阈值斜率的极限，从而在低功耗器件领域里大放异彩。其中，隧穿场效应晶体管（TFET）因其有很低的泄漏电流，超陡的亚阈值斜率而受到广泛关注。TFET不同于传统MOSFET，其源漏掺杂类型相反，利用栅极控制反向偏置的P-I-N结的带带隧穿实现导通，它能工作在较低电压下，因此适用于低压低功耗领域的应用。但TFET由于受源结隧穿几率和隧穿面积的限制，面临着开态电流小的问题，远远比不上传统MOSFET器件，且TFET存在双极导通效应，极大限制了TFET器件的应用。

发明内容

本发明的目的在于提出一种利用自适应的方法结合MOSFET电流的复合机制隧穿场效应晶体管及其制备方法。该结构能在与现有的CMOS工艺完全兼容的条件下，显著地提高TFET器件的导通电流，同时抑制双极效应，并获得更陡直的亚阈特性。

本发明的技术方案如下：

本发明隧穿场效应晶体管包括一个控制栅，一个栅介质层，一个半导体衬底，一个掺杂源区和一个掺杂漏区，掺杂源区和掺杂漏区分别位于控制栅的两侧，其特征在于，对于N型（或P型）器件，所述掺杂源区由P⁺（或P^-）掺杂区和N^-（或N⁺）掺杂区两部分组成。具体为：对于N型晶体管，漏区由N^-（浓度约1×10¹⁹~1×10²⁰cm^-3）掺杂区构成，源区在N^-掺杂的基础上，在靠近控制栅边缘的一侧又注入P⁺（浓度约1×10²⁰~1×10²¹cm^-3），使得该注入部分原有的N^-掺杂完全被补偿为P⁺，且该部分的两侧和有源区边缘要有一定的间距L_ud（间距L_ud小于耗尽层宽度，视掺杂浓度而定，小于2μm）。对于P型晶体管，漏区由P^-（浓度约1×10¹⁹~1×10²⁰cm^-3）掺杂区构成，源区在P^-掺杂的基础上，在靠近控制栅边缘的一侧又注入N⁺（浓度约1×10²⁰~1×10²¹cm^-3），使得该注入部分原有的P^-掺杂完全被补偿为N⁺，且该部分的两侧和有源区边缘有一定的间距L^ud（间距L^ud小于耗尽层宽度，视掺杂浓度而定，小于2μm），如图6所示。

上述隧穿场效应晶体管的制备方法，包括以下步骤：

（1）在半导体衬底上通过浅槽隔离定义有源区；

（2）生长栅介质层；

（3）淀积栅材料，接着光刻和刻蚀，形成控制栅图形；

（4）以控制栅为掩膜，自对准离子注入，形成相同掺杂类型且浓度约1×10¹⁹~1×10²⁰cm^-3的掺杂漏区和掺杂源区；

（5）光刻暴露出部分与控制栅相连的源掺杂区，以光刻胶及栅为掩膜，离子注入形成另一种掺杂类型的高掺杂源区，浓度约1×10²⁰~1×10²¹cm^-3，然后快速高温热退火激活掺杂杂质；