[发明专利]内存读操作数据选通使能时机的配置方法

说明书

技术领域

    本发明涉及一种内存控制器读操作数据选通使能时机的配置方法，属于计算机内存控制器领域。

背景技术

双倍数据速率3（DDR3）内存控制器中，内存模组上，时钟信号、地址信号、命令信号、控制信号采用飞越总线（Fly-By Bus）走线方式。在内存的读操作中，内存控制器发出读命令之后，读命令会随着飞越总线逐一经过内存通道上各个内存芯片，然后这些内存芯片会在收到读命令之后间隔相同时间长度后，发出数据选通信号（DQS）往内存控制器传输，因此导致来自同一个内存通道上的不同内存芯片的数据选通信号会在不同时刻到达内存控制器。

同一个内存通道上的飞越总线逐一经过各个内存芯片，导致先后经过的内存芯片，读操作中输出的DQS到达内存控制器的时机前后相差较大。并且在印制电路板（PCB）设计中，内存控制器与内存芯片之间的走线延时长度，随着内存频率的提高，与内存时钟周期（T_CK）的比例值也越来越大。这些因素，导致在DDR3控制器应用中，必须精确地解决各个数据组的读操作数据选通使能时机配置问题。

读操作数据选通使能时机，是由内存控制器的读选通使能寄存器控制的。DDR3中，读选通使能寄存器通常由读选通使能粗调寄存器和读选通使能微调寄存器共同组成。也就是说，内存控制器对单个数据组的读选通使能寄存器的配置，是由对读选通使能粗调寄存器进行粗调，然后对读选通使能微调寄存器进行微调来共同完成的。粗调通常步幅较大，读选通使能粗调寄存器的最小单元（T_G0）通常为1/2个时钟周期或者1/4个时钟周期；微调通常步幅较小，读选通使能微调寄存器的最小单元通常为1/64个时钟周期或者1/128个时钟周期。内存控制器寄存器设计中，读选通使能微调寄存器能设置的最大值通常等于读选通使能粗调寄存器的最小单元值。这样，读选通使能寄存器的值可以任意配置。

内存控制器对单个数据组的读选通使能寄存器的配置，业内通行的做法是，将读选通使能寄存器的值由一个很大的值，以每次减小读选通使能微调寄存器的最小单元的步幅，逐一往小试验，一直试验到很小的值。以该数据组写进去的值读出来正确为判定条件，统计满足条件的读选通使能寄存器最大值及最小值，将最大值和最小值求算术平均值作为该数据组读选通使能寄存器最终值。

但是，某些DDR3内存控制器的相关文档中并未说明读选通使能微调寄存器的最小单元的大小，仅说明其为固定时间长度值，且与时钟周期无关。因此，在清楚读选通使能粗调寄存器最小单元的具体大小，但是不清楚读选通使能微调寄存器的最小单元的情况下，读选通使能寄存器最终值的配置成为难题。

发明内容

为了解决读选通使能微调寄存器的最小单元为未知的固定时间长度值情况下，DDR3内存控制器配置读操作数据选通使能时机这个难题，本发明提供了一种内存读操作数据选通使能时机的配置方法，主要是通过读选通使能寄存器最大值对应的粗调值T_{G_MAX}及微调值T_{F_MAX}，与读选通使能寄存器最小值对应的粗调值T_{G_MIN}及微调值T_{F_MIN}，将两个粗调值做算术平均值，作为读选通使能粗调寄存器最终值，再将两个微调值做算术平均值，作为读选通使能微调寄存器最终值，该粗调最终值与微调最终值的和便是读选通使能寄存器需要配置的最终值。

本发明主要包括如下步骤：

步骤一：选定某一数据组，进行读选通使能寄存器最大值训练，得到满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最大值对应的粗调值T_{G_MAX}及微调值T_{F_MAX}；进行读选通使能寄存器最小值训练，得到满足读操作读取的数据正确的条件，读选通使能寄存器所能够配置的最小值对应的粗调值T_{G_MIN}及微调值T_{F_MIN}；

所述读选通使能寄存器最大值训练的步骤如下：

（1）将读选通使能粗调寄存器，设为（CL+3）* T_CK，其中CL为列选通延时，T_CK为时钟周期；

（2）执行读选通使能微调寄存器训练；