[发明专利]一种RFID智能卡芯片的RSA协处理器

权利要求书

1.一种RFID智能卡芯片的RSA协处理器，所述RSA协处理器通过外部接口（7）连接至智能卡CPU，其特征在于：所述RSA协处理器包括用于控制整个RSA加解密流程的主控制单元（1），所述主控制单元（1）通过控制线分别连接有存储控制单元（5）、预处理单元（2）及模幂运算单元（3），所述模幂运算单元（3）通过控制线连接有约减处理单元（4），所述预处理单元（2）、模幂运算单元（3）及约减处理单元（4）连接有一复用逻辑运算单元（6），所述存储控制单元（5）与所述预处理单元（2）、模幂运算单元（3）及约减处理单元（4）相连并通过外部接口（7）连接至智能卡CPU。

2.根据权利要求1所述的一种RFID智能卡芯片的RSA协处理器，其特征在于：所述预处理单元（2）包括预处理控制单元及预处理数据通路，所述预处理数据通路采用多路选择器和移位寄存器对数据进行路由及缓冲存储操作，所述预处理控制单元通过预处理数据通路连接至存储控制单元（5）及复用逻辑运算单元（6）。

3.根据权利要求1所述的一种RFID智能卡芯片的RSA协处理器，其特征在于，所述模幂运算单元（3）包括：

用于实现RSA协处理器运算算法外循环的运算次序控制的模幂运算控制单元（31）；

采用蒙哥马利算法进行RSA加解密模乘运算的模乘运算单元（32）；

及用于数据路由和缓冲存储操作的模幂运算数据通路；

所述模幂运算控制单元（31）根据来自主控制单元（1）的启动信号进行模幂运算，所述模乘运算单元（32）根据来自模幂运算控制单元（31）的启动信号启动模乘运算。

4.根据权利要求3所述的一种RFID智能卡芯片的RSA协处理器，其特征在于：所述模乘运算单元（32）包括模乘运算控制单元和模乘运算数据通路，所述模乘运算控制单元包括完成蒙哥马利算法的时序电路单元，所述时序电路单元通过控制复用逻辑运算单元（6）完成逻辑运算，所述模乘运算数据通路一方面对模乘运算控制单元获取的存储控制单元（5）的数据进行缓冲存储，并将存储的数据送入复用逻辑运算单元（6）进行运算，另一方面将复用逻辑运算单元（6）的运算结果进行数据路由，包括将需要再次进行下一轮运算的数据缓存，或者将需要返回存储控制单元（5）的数据缓存。

5.根据权利要求1所述的一种RFID智能卡芯片的RSA协处理器，其特征在于：所述约减处理单元（4）包括约减处理控制单元和约减处理数据通路，所述约减处理单元通过调用复用逻辑运算单元（6）完成对模乘运算后的数据进行约减处理的算术逻辑运算，所述约减处理数据通路一方面实现约减处理单元从存储控制单元（5）获取的数据进行路由及缓存操作，另一方面实现对复用逻辑运算单元（6）的结果数据的输出缓存及路由。

6.根据权利要求1所述的一种RFID智能卡芯片的RSA协处理器，其特征在于：所述复用逻辑运算单元（6）包括超前进位串联式32位加法器和并行逻辑运算电路，所述并行逻辑运算电路同时支持两个32位加法操作和两个32位乘法操作。

7.根据权利要求6所述的一种RFID智能卡芯片的RSA协处理器，其特征在于：所述并行逻辑运算电路包括基四Booth算法无符号编码电路（61）、32位无符号乘法部分积解码电路（62）、混合型Wallace-Tree部分积压缩电路（63）及64位改进型超前进位加法器（64），所述基四Booth算法无符号编码电路（61）经32位无符号乘法部分积解码电路（62）连接至混合型Wallace-Tree部分积压缩电路（63），所述混合型Wallace-Tree部分积压缩电路（63）的输出端连接至64位改进型超前进位加法器（64）。