[发明专利]模数转换器、模数转换方法及集成电路芯片

说明书

技术领域

本发明涉及模数转换技术，尤其涉及模数转换器、模数转换方法及包括所述模数转换器的集成电路芯片，属于信号处理技术领域。

背景技术

随着数字技术，特别是计算机技术的飞速发展与普及，在现代控制、通信及检测领域中，对信号的处理广泛采用了数字计算机技术。由于系统的实际处理对象往往都是一些模拟量(如温度、压力、位移、图像等)，要使计算机或数字仪表能识别和处理这些信号，必须首先将这些模拟信号转换成数字信号。能将模拟信号转换成数字信号的电路，称为模数转换器(Analog to Digital Converter，简称ADC)。

图1为传统伺服ADC(servo ADC，以下简称SV ADC)的结构示意图。如图1所示，ADC的输入端需耦接有缓冲放大器，多路复用器(MUX)的输出信号至缓冲放大器。在ADC中，因为输入的模拟信号在时间上是连续量，而输出的数字信号代码是离散量，所以进行模数转换时必须通过在一系列选定的瞬间(亦即时间坐标轴上的一些预设点上)对输入的模拟信号采样，然后再把这些采样值转换为输出的数字量。因此，需通过在缓冲放大器与ADC之间设置采样开关，来将缓冲放大器中缓存的信号依次提供给ADC，作为进行模数转换时所用的输入电压。

图2为基于图1所示的SV ADC执行模数转换的时序图。如图2所示，SV ADC需利用5T完成采样，并利用11T完成转换，其中T为时钟一个周期的时间。在转换完成后，ADC会发送准备信号，即RDY信号，所述RDY信号的下降沿用作数据准备置位的旗标。在所述RDY信号下降沿的2T之后，MUX开始执行切换，而在之后的9T内，缓冲放大器均处于空闲状态。如何通过利用缓冲放大器的空闲状态来提高模数转换性能是极具研究意义的。

发明内容

有鉴于此，特提供以下技术方案：

本发明的实施例提供一种模数转换器，包括输入调节缓冲级、子模数转换器，以及连接在所述输入调节缓冲级的输出端与所述子模数转换器的输入端之间的采样开关，其中，所述输入调节缓冲级用于在所述采样开关断开时，根据预设规则在第一工作状态与第二工作状态之间转换，并通过所述第一工作状态与所述第二工作状态的转换，完成对所述输入调节缓冲级的输入端电压信号的调节；并在所述采样开关闭合时，将所述调节后的电压信号提供至所述子模数转换器的输入端；以及所述子模数转换器用于对所述调节后的电压信号完成模数转换。

本发明的实施例另提供一种集成电路芯片，包括模数转换器，所述模数转换器包括输入调节缓冲级、子模数转换器，以及连接在所述输入调节缓冲级的输出端与所述子模数转换器的输入端之间的采样开关，其中，所述输入调节缓冲级用于在所述采样开关断开时，根据预设规则在第一工作状态与第二工作状态之间转换，并通过所述第一工作状态与所述第二工作状态的转换，完成对所述输入调节缓冲级的输入端电压信号的调节；并在所述采样开关闭合时，将所述调节后的电压信号提供至所述子模数转换器的输入端；所述子模数转换器用于对所述调节后的电压信号完成模数转换。

本发明的实施例另提供一种模数转换方法，包括接收输入电压信号；通过根据预设规则在第一工作状态与第二工作状态之间转换来对所述输入电压信号进行调节，以产生调节后的电压信号；对所述调节后的电压信号进行缓存与保持；以及对缓存与保持后的所述调节后的电压信号执行模数转换。

以上所述的模数转换器、模数转换方法及集成电路芯片，可以通过实施的输入调节缓冲级来有效利用模数转换器的空闲时间，从而提高模数转换的性能。

附图说明

图1为传统SV ADC的结构示意图；

图2为基于图1所示的SV ADC执行模数转换的时序图；

图3为依本发明实施例的模数转换器的结构示意图；

图4为图3中输入调节缓冲级的功能方块示意图；

图5为依本发明实施例的模数转换器执行模数转换的时序图；

图6为依本发明实施例的输入调节缓冲级的具体电路的示意图；

图7为依本发明另一实施例的输入调节缓冲级的具体电路的示意图；

图8为依本发明另一实施例的模数转换器的结构示意图；

图9为包括本发明模数转换器的集成电路芯片的示意图；

图10为依本发明实施例的模数转换方法的流程示意图。

具体实施方式

以下描述为实施本发明的较佳预期模式。此描述是用于说明本发明原理的目的，并非作为本发明的限制。