[发明专利]一种基于绝缘体上硅的高压隔离结构

说明书

技术领域

本发明涉及高压集成电路中隔离结构，用以解决高低压区域间的电气隔离问题。

背景技术

高压功率集成电路，通常是指将功率器件、逻辑控制电路及保护电路等集成在单一硅片上的电路。绝缘栅场效应管(IGBT，Insulator Gate Bipolar Transistor)因具有高电流能力、低导通压降的优势而被广泛用作功率集成电路的功率管。然而，体硅技术并不适合用于集成IGBT，因为IGBT存在电导调制效应，即在导通时大量的少子注入到漂移区，会向衬底注入载流子，进而影响芯片中其他电路的正常工作。绝缘体上硅(SOI，Silicon On Insulator)中的埋氧层将有源区与衬底隔离，从而屏蔽衬底电荷对电路正常工作的影响。所以绝缘体上硅材料被越来越多的应用于高压功率集成电路的设计中。

如何解决横向隔离问题，是基于绝缘体上硅的高压功率集成电路设计的关键问题之一。对于采用厚膜SOI材料实现的高压集成电路，通常采用深槽隔离结构，深槽侧壁氧化层是主要的电压隔离结构。然而受工艺限制和出于散热问题考虑，侧壁氧化层不能做很厚。为了满足更的耐压要求，需要采用多深槽隔离结构。一方面，工艺要求深槽之间需要保留一定的区域，采用的深槽隔离结构个数越多，隔离结构的面积越大。另一方面，当在传统多深槽隔离结构两侧加电压时，各深槽结构的偏压由寄生电容的耦合效果决定，并且靠近高压侧的深槽结构的偏压最高，所以增加深槽结构数量对整体耐压效果的提高并不明显。

为此，美国专利US6445055提出采用电压偏置的方法，利用电阻场板实现分压的方法，固定各深槽隔离结构两侧外延区域的电位，并且通过优化设计，使得各深槽隔离结构的偏压相等，从而提高多深槽隔离结构的隔离性能。

发明内容

本发明提供一种基于绝缘体上硅的高压隔离结构，利用高阻场板的分压原理，实现各深槽结构的侧壁氧化层两侧具有相同的偏置电压，与传统多深槽隔离结构相比，能获得更加理想的耐压效果，有效的减小隔离结构所占的芯片面积。

本发明采用如下技术方案：

一种基于绝缘体上硅的高压隔离结构，包括：P型衬底，在P型衬底上设有埋氧层，在埋氧层上方是N型外延层，在N型外延层上设有表面钝化层，N型外延层中设有高压电路区域和低压电路区域，高压电路区域被多深槽隔离结构所包围，低压电路区域位于多深槽隔离结构外侧，所述多深槽隔离结构由2～20个深槽隔离结构组成，其特征在于，在表面钝化层上设有高阻多晶硅场板，在高压电路区域和低压电路区域的N型外延层上分别电连接有高压区电极接触孔和低压区电极接触孔，在各个相邻的深槽隔离结构之间的N型外延层及各个深槽隔离结构上分别电连接有电极接触孔，所述高阻多晶硅场板的一端与高压区电极接触孔电连接，所述高阻多晶硅场板的另一端与低压区电极接触孔电连接，并且，所述高阻多晶硅场板按照由内向外的顺序依次与各个电极接触孔电连接。

用于高压驱动电路的隔离结构与现有工艺相兼容，且与现有其他隔离技术相比，本发明具有如下优点：

(1)本发明所提出的基于绝缘体上硅的高压隔离结构，利用高低压侧之间的高阻多晶硅场板的分压原理实现对深槽结构以及相邻深槽结构之间的N型外延区域的电压偏置，可实现各侧壁氧化层有相同的电压，克服了传统多深槽隔离结构种各侧壁氧化层上电压不均匀的缺点，极大的提高高压隔离结构的击穿电压，一方面，在深槽结构数量相同的情况下，可以采用更薄的侧壁氧化层结构，可以缩短热氧化时间；另一方面，如果采用相同的侧壁氧化层厚度，可以减少深槽结构的数量，从而减少深槽隔离结构的面积。

(2)本发明所提出的多深槽隔离结构的设计方案中，高阻多晶硅层与传统高压集成工艺中的电阻场板工艺兼容，可灵活调整多晶硅场板的掺杂浓度和宽度。

附图说明

图1为本发明中所提出的一种基于绝缘体上硅的高压隔离结构俯视图，为三深槽隔离结构。

图2为图1所示结构沿曲线AA”的剖面示意图，第一深槽隔离结构50a由第一重掺杂多晶硅25a、第一侧壁氧化层24a以及第二壁氧化层24b组成，第二深槽隔离结构50b由第二重掺杂多晶硅25b、第三侧壁氧化层24c以及第四壁氧化层24d组成，第三深槽隔离结构50c由第三重掺杂多晶硅25c、第五侧壁氧化层24e以及第六壁氧化层24f组成。

图3为图1所示结构沿曲线BB’的剖面示意图。

图4为图1所示结构沿曲线CC’的剖面示意图。

图5为本发明所提出的一种改进的三深槽隔离结构的俯视图。