[发明专利]半导体结构的形成方法、晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法、一种晶体管的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸也越来越短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了一种全包围栅纳米线晶体管；所述全包围栅纳米线晶体管在减小晶体管尺寸的同时，能够克服短沟道效应，抑制漏电流的产生。现有技术在形成全包围栅纳米线晶体管时，为了提高半导体器件的集成度，会形成双层分立的纳米线，从而节约空间，进一步缩小所形成的半导体器件的尺寸，提高集成度。

现有技术的双层纳米线半导体结构的形成方法的结构示意图，如图1至图5所示，包括：

请参考图1，提供半导体衬底10，在所述半导体衬底10表面形成第一硅锗层11，在所述第一硅锗层11表面形成第一硅层12，在所述第一硅层12表面形成第二硅锗层13，在所述第二硅锗层13表面形成第二硅层14。

所述半导体衬底10的材料为硅；所述第一硅锗层11、第一硅层12、第二硅锗层13和第二硅层14的形成工艺为选择性外延沉积工艺。

请参考图2，干法刻蚀部分第一硅锗层11、第一硅层12、第二硅锗层13和第二硅层14并暴露出半导体衬底10表面，形成若干开口15；所述开口15的数量至少为2个。

请参考图3，在形成开口15后，去除部分第一硅锗层11（请参考图2）和第二硅锗层13（请参考图2），形成双层分立且悬空于半导体衬底10上方的纳米线16；所述纳米线16的材料为硅。

请参考图4，图4为图3在AA’方向上的剖面示意图，所述纳米线16两端剩余的第一硅层12a由剩余的第一硅锗层11a支撑，所述纳米线16两端剩余的第二硅层14a由剩余的第二硅锗层13a支撑，从而使所述纳米线16悬空于半导体衬底10上方。

请参考图5，对所述纳米线16（情参考图3）进行热退火处理，使所述纳米线16a的横截面成为圆形。

需要说明的是，在形成纳米线16a后，在所述纳米线16a的表面形成栅介质层，在所述栅介质层表面形成栅电极层；以所述栅电极层为掩膜，在所述纳米线16a两端剩余的第一硅锗层、剩余的第一硅层、剩余的第二硅锗层和剩余的第二硅层内进行离子注入形成源/漏区，则形成全包围栅纳米线晶体管。

然而，以现有技术形成双层分立的纳米线半导体结构的方法，采用选择性外延沉积工艺在半导体衬底表面依次形成第一硅锗层、第一硅层、第二硅锗层和第二硅层，工艺复杂且生产成本较高，不利于大规模生产。

更多的全包围栅纳米线半导体器件的形成方法，请参考公开号为US2011/0248354A1的美国专利文件。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法和一种晶体管的形成方法，以解决现有技术形成具有双层纳米线半导体结构的全包围栅纳米线晶体管时，工艺复杂且生产成本过高的问题。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供半导体衬底，且所述半导体衬底为绝缘体上半导体，所述绝缘体上半导体包括：基底、基底表面的绝缘层和绝缘层表面的半导体层；

在所述半导体衬底表面形成硬掩膜层；

去除部分硬掩膜层，并以剩余的硬掩膜层为掩膜，在所述半导体层内形成若干开口，并暴露出绝缘层表面；

采用晶向各向异性湿法刻蚀所述开口侧壁，形成双层分立的纳米线；

在晶向各向异性湿法刻蚀后，去除剩余的硬掩膜层，并去除纳米线与基底之间的绝缘层，使所述双层分立的纳米线悬空于所述基底上方；

在去除剩余的硬掩膜层和绝缘层后，对所述纳米线进行热退火处理，使所述纳米线的横截面变为圆形。

可选地，所述半导体层的厚度为20~1000纳米。

可选地，所述开口的数量至少为2个。

可选地，所述相邻开口之间的距离为5~30纳米。

可选地，所述开口的宽度为1~30纳米。

可选地，所述开口的形成工艺为各向异性的干法刻蚀。

可选地，所述晶向各向异性湿法刻蚀的刻蚀液为碱性溶液。

可选地，所述碱性溶液为氢氧化四甲基胺、氢氧化钠、氢氧化钾、氢氧化锂或氨水。