[发明专利]PMOS晶体管及形成方法

说明书

技术领域

本发明涉及半导体领域，特别涉及一种PMOS晶体管及形成方法。

背景技术

众所周知，应力可以改变半导体材料的能隙和载流子迁移率。随着半导体材料压阻效应（Piezoresistance Effect）的深入研究，业界逐渐认识到，可以利用应力增加MOS器件的载流子迁移率，即应变硅技术（Strained Silicon）。

公开号为US2007/0196992A1的美国专利文献公开了一种具有锗硅和碳化硅源/漏区的应变硅CMOS晶体管，请参考图1，包括：半导体衬底10，所述半导体衬底10包括待形成NMOS晶体管的区域A和待形成PMOS晶体管的区域B，利用浅沟槽隔离结构15将相邻的区域A和区域B隔开；位于所述半导体衬底区域A表面的栅极结构20，所述栅极结构20包括位于所述半导体衬底区域A表面的栅氧化层21、位于所述栅氧化层21表面的栅电极22、位于所述栅氧化层21和栅电极22侧壁表面的侧墙23，位于所述栅极结构20两侧的半导体衬底10内的源/漏区25；位于所述半导体衬底区域B表面的栅极结构30，所述栅极结构30包括位于所述半导体衬底区域B表面的栅氧化层31、位于所述栅氧化层31表面的栅电极32、位于所述栅氧化层31和栅电极32侧壁表面的侧墙33，位于所述栅极结构30两侧的半导体衬底10内的源/漏区35；其中所述半导体衬底区域A的源/漏区的材料为原位形成的碳化硅（SiC），所述半导体衬底区域B的源/漏区的材料为原位形成的锗硅（SiGe）。

对于NMOS晶体管而言，填充所述源/漏区25的材料是碳化硅，其晶格常数小于半导体衬底的晶格常数，对所述源/漏区25之间的沟道区产生拉伸应力（Tensile Stress），提高电子的迁移率。

对于PMOS晶体管而言，填充所述源/漏区35的材料是锗硅，其晶格常数大于半导体衬底的晶格常数，对所述源/漏区35之间的沟道区产生压缩应力（Tensile Stress），提高了空穴的迁移率。

然而现有技术中晶体管的锗硅源/漏区、碳化硅源/漏区对栅极结构下方的沟道区产生的应力有限，载流子的迁移率的提高较小，晶体管的性能提高有限，因此业界需要能产生更大应力的MOS器件。

发明内容

本发明解决的问题是提供一种PMOS晶体管及形成方法，可以有效地提高栅极结构下方的沟道区产生的应力。

为解决上述问题，本发明技术方案首先提供了一种PMOS晶体管的形成方法，包括：

提供半导体衬底，在所述半导体衬底表面形成碳化硅层；

在所述碳化硅层表面形成应变硅层；

在所述应变硅层表面形成栅极结构；

在所述栅极结构两侧的碳化硅层内形成锗硅源/漏区。

可选的，所述碳化硅层的厚度大于或等于所述锗硅源/漏区的厚度。

可选的，所述碳化硅层的厚度范围为50nm~2μm。

可选的，所述碳化硅层中碳的摩尔百分比含量为3%~10%。

可选的，所述锗硅源/漏区的厚度范围为50nm~100nm。

可选的，所述锗硅源/漏区中锗的摩尔百分比含量为20%~50%。

可选的，所述应变硅层的厚度范围为20nm~100nm。

可选的，形成所述碳化硅层的工艺为选择性外延工艺。

可选的，形成所述碳化硅层的工艺包括：在半导体衬底表面形成掩膜层；以所述掩膜层为掩膜，对所述半导体衬底进行刻蚀，形成第一开口；在所述第一开口内填充满碳化硅，形成碳化硅层。

可选的，形成所述碳化硅层的工艺包括：提供半导体衬底和碳化硅衬底，对所述碳化硅衬底的表面进行离子注入；将所述半导体衬底表面和碳化硅衬底的表面相对放置并粘合；对所述碳化硅衬底、半导体衬底进行退火处理，使得所述碳化硅衬底开裂为两个部分，其中一个部分与半导体衬底相粘结，在所述半导体衬底表面形成碳化硅层。

可选的，所述半导体衬底为硅衬底或绝缘体上硅衬底。

可选的，形成所述碳化硅层的工艺包括：对所述半导体衬底进行碳离子注入，所述半导体衬底靠近表面的部分形成碳化硅层。

可选的，所述应变硅层的形成工艺为外延工艺或化学气相沉积工艺。

可选的，所述锗硅源/漏区的形成工艺包括：在所述应变硅层表面形成栅介质层和栅电极的堆叠结构；以所述堆叠结构为掩膜，对所述应变硅层进行轻掺杂离子注入；在所述堆叠结构的侧壁表面形成侧墙；在所述侧墙两侧的碳化硅层内形成锗硅层；对所述锗硅层进行重掺杂离子注入，形成锗硅源/漏区。