[发明专利]具有二极管搭接的热辅助闪存及其操作和制造方法

权利要求书

1.一种于一集成电路上的存储器，包括：

一阵列的存储器单元，

多条字线及多条位线，耦接至该阵列中的多个存储器单元；

至少一对的导体，该至少一对包括一第一导体及一第二导体；

一个二极管搭接电路，耦接至该多条字线中的一特定字线，该特定字线是透过该多条字线，于一第一组隔开的位置耦接至该第一导体，并于一第二组隔开的位置耦接至该第二导体，且在该第二组隔开的位置中的多个位置为在该第一组之间的穿插位置；及

电路，用于施加偏压至该至少一对的导体，其在该第一与第二组隔开的位置中的该多个位置之间，于该特定字线中引发电流。

2.根据权利要求1所述的存储器，其中该二极管搭接电路包括：

一第一多个二极管，耦接至该特定字线，于该第一多个二极管中的二极管具有于该第一组隔开的位置耦接至该特定字线的各自的阳极，及耦接至该第一导体的各自的阴极；及

一第二多个二极管，耦接至该特定字线，于该第二多个二极管中的二极管具有于该第二组隔开的位置耦接至该特定字线的各自的阴极，及耦接至该第二导体的各自的阳极。

3.根据权利要求1所述的存储器，其中该多条字线包括金属导体。

4.根据权利要求1所述的存储器，其中该多条字线是配置于一第一层的该集成电路中，而该至少一对的导体是配置于一第二层中，第二层位于该第一层之上或之下，且该二极管搭接电路包括多个垂直二极管，位于该第一与第二层之间。

5.根据权利要求1所述的存储器，其中该多条字线是配置于一第一层的该集成电路中，而该至少一对的导体是配置于在该第一层上方的一第二层中，且该二极管搭接电路包括：

一图案化连接器层，位于该第一与第二层之间，具有一第一连接器及一第二连接器，该第一连接器是于一第一位置配置横越过多条字线中的一组字线，而该第二连接器是于一第二位置配置横越过该组的字线；

一第一组层间连接部，位于该组的字线与该第一连接器之间；以及至少一层间连接部，位于该第一连接器与该第一导体之间；及

一第二组层间连接部，位于该组的字线及该第二连接器之间的通道之内；以及至少一层间连接部，位于该第二连接器及该第二导体之间。

6.根据权利要求1所述的存储器，包括控制电路，用于控制该电路以在一区块擦除之后及与该区块擦除协调，将引发该电流的偏压施加至该至少一对的导体。

7.根据权利要求1所述的存储器，包括控制电路，用于控制该电路以施加偏压至该至少一对的导体，以在读取、编程及擦除操作之间于时间上穿插地施加引发该电流的偏压。

8.根据权利要求1所述的存储器，包括电路，用于控制该电路以施加偏压至该至少一对的导体，其中该些偏压的其中一个为一负电压。

9.根据权利要求1所述的存储器，包括控制电路，用于维持编程及擦除循环、编程循环或擦除循环的计算，且当该计算达到一门限值时，用于导致该电路施加偏压至该至少一对的导体。

10.根据权利要求1所述的存储器，其中该阵列被配置成一NAND架构。

11.根据权利要求1所述的存储器，其中该阵列中的该多个存储器单元包括多个半导体本体，位于一绝缘衬底上。

12.根据权利要求1所述的存储器，其中该阵列中的该多个存储器单元包括浮动栅闪存。

13.根据权利要求1所述的存储器，其中该阵列中的该多个存储器单元包括多个闪存单元，其具有多个介电电荷捕捉结构，该介电电荷捕捉结构包括一隧穿层、一电荷捕捉层及一阻挡层，且其中该隧穿层包括少于2nm厚的第一层的氧化硅或氮氧化硅、少于3nm厚的第二层的氮化硅及包括少于4nm厚的氧化硅或氮氧化硅的第三层。

14.根据权利要求1所述的存储器，其中在该些第一与第二多个该二极管中的至少一个二极管为肖特基(Schottky)二极管。