[发明专利]一种CMOS FinFET器件及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种CMOS FinFET器件及形成CMOS FinFET器件的方法。

背景技术

集成电路(IC)工业已经历快速增长。在IC演进过程中，随着几何尺寸(即，可以使用制造工艺设计的最小部件(或者线路))的缩减，功能密度(即，单位芯片区相互连接器件的数目)已经普遍地增加。这种尺寸缩减工艺通常通过提高生产效率和降低相关成本提供优势。这种尺寸缩减工艺还增加了加工和制造IC的复杂度，并且对于意识到的这些优势，在IC制造中需要类似的发展。

例如，由于半导体工业已经发展进入寻求更高器件密度，更高性能，以及更低成本的纳米技术工艺节点，来自制造和设计的挑战已经导致鳍式场效应晶体管(FinFET)器件的发展。例如，FinFET器件可以是包括P-型金属氧化物半导体(PMOS)FinFET器件和N-型金属氧化物半导体(NMOS)FinFET器件的互补金属氧化物半导体(CMOS)器件。尽管现有的FinFET器件和制造FinFET器件的方法已经大体上满足了它们的预期目的，但是并不能在所有方面都完全满足。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种CMOS FinFET器件，包括：

衬底，包括第一区域和第二区域；

鳍式结构，设置在所述衬底上，所述鳍式结构包括在所述第一区域中的第一鳍状件和在所述第二区域中的第二鳍状件；

绝缘材料，设置在所述衬底上以及在所述第一鳍状件和第二鳍状件之间；

所述第一鳍状件的第一部分，包含与所述衬底的材料相同的材料；

所述第一鳍状件的第二部分，包含沉积在所述第一鳍状件的所述第一部分上的III-V半导体材料；

所述第二鳍状件的第一部分，包含与所述衬底的材料相同的材料；

所述第二鳍状件的第二部分，包含沉积在所述第二鳍状件的所述第一部分上的锗(Ge)材料；以及

栅极结构，设置在包括所述III-V半导体材料的第一鳍状件的中心部分上、用于隔离所述CMOS FinFET器件的N型金属氧化物半导体(NMOS)鳍式场效应晶体管(FinFET)器件的源极区和漏极区，以及设置在包括所述Ge材料的第二鳍状件的中心部分上、用于隔离CMOS FinFET器件的P型金属氧化物半导体(PMOS)鳍式场效应晶体管(FinFET)器件的源极区和漏极区；

其中所述NMOS器件的源极区和漏极区限定它们之间的NMOS器件的沟道区；以及

其中所述PMOS器件的源极区和漏极区限定它们之间的PMOS器件的沟道区。

在可选实施例中，CMOS FinFET器件进一步包括：

所述第一鳍状件的第三部分，包含第一掺杂半导体材料，所述第一掺杂半导体材料沉积在所述NMOS器件的所述源极区和漏极区中的所述第一鳍状件的所述第二部分上；以及

所述第二鳍状件的第三部分，包含第二掺杂半导体材料，所述第二掺杂半导体材料沉积在所述PMOS器件的所述源极区和漏极区中的所述第二鳍状件的所述第二部分上。

在可选实施例中，其中所述第一掺杂半导体材料与所述第二掺杂半导体材料不同；其中所述第一掺杂半导体材料不包括在所述NMOS器件的所述沟道区中；其中所述第二掺杂半导体材料不包括在所述PMOS器件的所述沟道区中；其中所述第一鳍状件的所述第三部分在所述绝缘材料上延伸第一高度；以及其中所述第二鳍状件的所述第三部分在所述绝缘材料上延伸第二高度，所述第二高度和第一高度大体上相同。

在可选实施例中，所述第一鳍状件的所述第三部分在所述绝缘材料上延伸第一高度；以及其中所述第二鳍状件的所述第三部分在所述绝缘材料上延伸第二高度，所述第二高度和第一高度大体上相同。

在可选实施例中，所述第一鳍状件的所述第二部分在所述绝缘材料上延伸第一高度，以及其中所述第二鳍状件的所述第二部分在所述绝缘材料上延伸第二高度，所述第二高度和第一高度大体上相同。

在可选实施例中，所述衬底从包括体硅和绝缘体上硅(SOI)的组选择。

在可选实施例中，所述栅极结构包括栅极介电层，设置于所述栅极介电层上的栅电极，以及设置在所述栅电极侧壁上的栅极间隔件。

根据本发明的另一个方面，提供了一种形成CMOS FinFET器件的方法，包括：

提供包括第一区域和第二区域的衬底；