[发明专利]碳化硅半导体器件

说明书

技术领域

本公开涉及一种具有沟槽栅极型MOSFET的碳化硅半导体器件。

背景技术

在SiC(碳化硅)半导体器件中，为了流过大电流而增大沟道密度是有效的。考虑到这一点，沟槽栅极型MOSFET被用于硅晶体管。SiC半导体器件可以具有沟槽栅极结构。因此，在JP-A-2008-177538、JP-A-2008-294210和JP-A-2009-289987中提出了一种具有由SiC制成的沟槽栅极结构的垂直型MOSFET。

然而，当制造具有沟槽栅极结构的垂直型MOSFET时，在沟槽的侧壁和/或底部上可能会形成凹凸结构。因此，设置在沟槽的侧壁和底部上栅极绝缘膜可能具有低的绝缘耐受电压和短的寿命。由于SiC半导体器件的击穿电场强度比硅半导体器件的击穿电场强度大十倍，所以在对SiC半导体器件施加几乎比硅半导体器件的击穿电场强度大十倍的电压的情况下使用SiC半导体器件。因此，对SiC半导体器件的栅极绝缘膜施加的电场强度比对硅半导体器件的栅极绝缘膜施加的电场强度大十倍。因此，栅极绝缘膜的绝缘耐受电压和寿命变得重要。

发明内容

本公开的目的是提供一种在沟槽的侧壁和底部具有栅极绝缘膜的SiC半导体器件。限制所述沟槽的侧壁和底部上的凹凸结构，从而改善栅极绝缘膜的绝缘耐受电压和寿命。

一种具有包含沟槽栅极结构的垂直半导体元件的碳化硅半导体器件包括：碳化硅半导体衬底，其包括第一或第二导电类型层和在所述第一或第二导电类型层上的漂移层，其中所述漂移层具有第一导电类型，并且所述碳化硅半导体衬底包括具有偏移方向的主表面；沟槽，其设置在所述漂移层的表面上并且具有纵向方向；以及栅极电极，其经由栅极绝缘膜设置在所述沟槽中。所述沟槽的侧壁提供沟道形成表面。所述垂直半导体器件被配置成根据施加至所述栅极电极的栅极电压使电流沿所述沟槽的所述沟道形成表面流动。所述碳化硅半导体衬底的所述偏移方向垂直于所述沟槽的所述纵向方向。

在所述器件中，限制了所述沟槽的侧壁和底部上的凹凸结构，从而改善了所述栅极绝缘膜的绝缘耐受电压和寿命。

附图说明

从下面结合附图给出的详细描述中，本公开的上述以及其它目的、特征和优点将变得更显而易见。在附图中：

图1是示出了根据第一实施例具有沟槽栅极结构的MOSGET的示意图；

图2A是示出了沿图1中的线IIA-IIA截取的MOSFET的截面图的示意图，图2B是示出了沿图1中的线IIB-IIB截取的MOSFET的截面图的示意图，图2C是示出了沿图1中的线IIC-IIC截取的MOSFET的截面图的示意图，并且图2D是示出了沿图1中的线IID-IID截取的MOSFET的截面图的示意图；

图3A是示出了当形成沟槽时SiC半导体衬底的上表面布设的示意图，并且图3B是示出了沿图3A中的线IIIB-IIIB截取的衬底的截面图的示意图；

图4A至4F是示出了图1中的MOSFET的制造方法的示意图，图4A、4C和4E对应于沿图1中的线IIB-IIB截取的MOSFET的截面图，而图4B、4D和4F对应于沿图1中的线IID-IID截取的MOSFET的截面图；

图5A至5F是示出了图1中的MOSFET的制造方法的示意图，图5A、5C和5E对应于沿图1中的线IIB-IIB截取的MOSFET的截面图，而图5B、5D和5F对应于沿图1中的线IID-IID截取的MOSFET的截面图；

图6A至6F是示出了对应于图5A至5D中的步骤的MOSFET的透视图的示意图；

图7是示出了当形成沟槽时SiC半导体衬底的上表面布设的示意图；

图8A是示出了当根据相关技术形成沟槽时SiC半导体衬底的上表面布设的示意图，并且图8B是示出了沿图8A中的线VIIIB-VIIIB截取的衬底的截面图的示意图；以及

图9A至9F是示出了相关技术具有沟槽栅极结构的垂直MOSFET的部分制造方法的示意图。

具体实施方式

本发明人已经研究了关于在SiC半导体器件中的沟槽的侧壁和/或底部上形成凹凸结构的因素。在SiC半导体衬底的表面上的台阶束(step-bunching)现象可以提供用于形成凹凸结构。将会参考图8A和8B解释此工艺。

图8A示出了当在衬底J1的表面上形成沟槽J2时SiC半导体衬底J1的上表面布设。图8B示出了沿图8A中的线VIIIB-VIIIB截取的衬底J1的截面图。