[发明专利]数据交换设备及回读方法

权利要求书

1.一种数据交换设备，其特征在于，包括：随机存储器RAM、门电路、中央处理器CPU、逻辑电路、缓存；

所述RAM用于存储交换配表，所述RAM包括读端口和写端口，所述CPU用于通过所述RAM的写端口向所述交换配表中写入交换信息，所述交换信息为所述数据交换设备中各个通道之间进行数据交换的信息；

所述门电路包括：输出端、第一输入端和第二输入端，所述输出端与所述RAM的读端口相连接；

所述逻辑电路通过所述第二输入端向所述RAM发送逻辑读请求，并根据从所述交换配表读取的内容进行数据交换；

所述缓存，用于当所述逻辑电路从所述交换配表读取的内容覆盖回读表项时，将相应的从所述交换配表读取的表项存储到所述缓存中，和/或当所述逻辑电路从所述交换配表读取的信息没有覆盖所述回读表项时，将所述CPU通过所述门电路的所述第一输入端向所述RAM发送回读请求并获取的所需的表项，存储在所述缓存中，其中，所述回读表项为所述CPU通过预先配置所述缓存所定义的需要从所述交换配表读取的表项；

所述CPU还用于查询所述缓存中存储的所述回读表项，以实现调试和定位。

2.如权利要求1所述的数据交换设备，其特征在于，所述数据交换设备还包括：缓存标志寄存器，所述缓存标志寄存器与所述CPU和所述缓存连接，所述缓存标志寄存器用于标识所述回读表项是否已经存入所述缓存中，

以便所述CPU判断所述缓存标志寄存器中存在有效比特时，从所述缓存中获取与所述有效比特对应的回读表项。

3.根据权利要求1所述的数据交换设备，其特征在于，所述RAM的读端口包括：读使能信号子端口、读地址子端口和读数据子端口；

所述门电路的输出端与所述读使能信号子端口和所述读地址子端口连接，所述读数据子端口连接所述缓存和所述逻辑电路。

4.根据权利要求1所述的数据交换设备，其特征在于，所述RAM的写端口包括：写使能信号子端口、写地址子端口和写数据子端口；

所述CPU通过所述写使能信号子端口、写地址子端口和写数据子端口向所述交换配表中写入交换信息。

5.根据权利要求1至4任一所述的数据交换设备，其特征在于，所述RAM为双端口two-ports型RAM。

6.根据权利要求1至5任一所述的数据交换设备，其特征在于，所述门电路为或门电路。

7.根据权利要求1所述的数据交换设备，其特征在于，当所述数据交换设备为纵横式交换矩阵crossbar架构时，所述交换配表存储所述crossbar结构的数据交换设备中各个通道之间进行数据交换的交换信息。

8.一种CPU回读的方法，其特征在于，包括

CPU预先配置缓存以定义需要从RAM存储的交换配表中读取的回读表项；

当所述逻辑电路从所述交换配表读取的内容覆盖回读表项时，将相应的从所述交换配表读取的表项存储到所述缓存中，和/或当所述逻辑电路从所述交换配表读取的信息没有覆盖所述回读表项时，所述CPU向所述RAM发送回读请求，以从所述交换配表中获取需要读取的表项并存储在所述缓存中；

所述CPU查询所述缓存中的所述回读表项，以进行调试和定位。

9.根据权利要求8所述的CPU回读的方法，其特征在于，所述CPU查询所述缓存中的所述回读表项包括：

所述CPU判断与所述缓存对应的所述缓存标志寄存器中是否存在有效比特；

当存在有效比特时，所述CPU从所述缓存中读取所述有效比特对应的所述回读表项。