[发明专利]一种氧化物薄膜、薄膜晶体管及其制备方法

说明书

技术领域

本发明涉及薄膜晶体管技术领域，特别涉及一种氧化物薄膜、薄膜晶体管及其制备方法。

背景技术

在显示技术中，通常会大量采用薄膜晶体管组成电路来驱动显示装置。而在过去很长的时间里，一直采用的都是和CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺兼容的硅系材料。

然而，硅系材料的透光性较差。而且在制备这些硅系材料时，与多晶硅相比可在低温下制备的非晶硅的成膜，也需要约200℃以上的高温。因此，不能使用具有廉价，质轻、可挠性这一优点的聚合物膜作为基材。从而，存在着加热成本高、制备时间长等比较显著的缺点。

鉴于硅基的TFT(Thin Film Transistor，薄膜场效应晶体管，即薄膜晶体管)器件存在上述的缺点，近十几年来科学家们一直在寻找和开发能够代替硅系材料的半导体。透明氧化物半导体材料由于其能够实现低温成膜，并且具有较高的迁移率等优异的特性，受到了极大的关注。其中，正如参考文献K.Nomura et al.”Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”，Nature，432，p488-492(2004)中所述，以In、Ga、Zn元素构成的In-Ga-Zn-O薄膜，由于其相较与传统使用的ZnO半导体，有更小的关断电流，更大的开关电流比以及更高的迁移率，逐渐成为研究的焦点。

不过，由于在In-Ga-Zn-O薄膜结构中，Ga元素跟O元素的结合性问题，使得形成的沟道层中氧空位较多，对于载流子形成的抑制能力较弱，对薄膜晶体管阈值电压、漏电流I_off以及开关比有着较大的影响。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何提供一种氧化物薄膜、薄膜晶体管及其制备方法，以克服现有薄膜晶体管的沟道层对于载流子形成的抑制能力较弱，对薄膜晶体管阈值电压、漏电流I_off以及开关比影响大的问题。

(二)技术方案

为解决上述技术问题，本发明提供一种氧化物薄膜，所述氧化物薄膜的化学通式为In-X-Zn-O，其中，X是Si、Ge、La或者Y元素。

优选地，所述氧化物薄膜中还掺杂有金属元素钛、铝、镁、锆、铪、镨、铈或者钕中的至少一种，并且所掺杂的金属元素的含量低于所述X的含量。

本发明还提供一种薄膜晶体管，所述薄膜晶体管包括氧化物薄膜沟道层；所述氧化物薄膜沟道层所采用的氧化物薄膜的化学通式为In-X-Zn-O，其中，X是Si、Ge、La或者Y元素。

优选地，所述氧化物薄膜中还掺杂有金属元素钛、铝、镁、锆、铪、镨、铈或者钕中的至少一种，并且所掺杂的金属元素的含量低于所述X的含量。

优选地，所述薄膜晶体管为底栅交错式薄膜晶体管；

所述底栅交错式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；

所述栅电极设置在所述基底上方；

所述栅极绝缘层设置在所述栅电极以及所述基底未被所述栅电极所覆盖的部分的上方；

所述氧化物薄膜沟道层设置在所述栅极绝缘层的上方；

所述源极区设置在所述氧化物薄膜沟道层的上方的一侧；

所述漏极区设置在所述氧化物薄膜沟道层的上方的另一侧。

优选地，所述薄膜晶体管为底栅共面式薄膜晶体管；

所述底栅共面式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；

所述栅电极设置在所述基底上方；

所述栅极绝缘层设置在所述栅电极以及所述基底未被所述栅电极所覆盖的部分的上方；

所述源极区设置在所述栅极绝缘层的上方的一侧；

所述漏极区设置在所述栅极绝缘层的上方的另一侧；

所述氧化物薄膜沟道层设置在所述源极区和所述漏极区以及所述栅极绝缘层未被所述源极区和所述漏极区所覆盖的部分的上方。

优选地，所述薄膜晶体管为顶栅交错式薄膜晶体管；

所述顶栅交错式薄膜晶体管还包括：基底、栅电极、栅极绝缘层、源极区和漏极区；

所述源极区设置在所述基底的上方的一侧；

所述漏极区设置在所述基底的上方的另一侧；