[发明专利]形成孔的方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及形成孔的方法。

背景技术

图1～图4为现有技术中形成孔的方法的剖面结构示意图，参考图1～图4，现有技术中形成孔的方法为：参考图1，提供基底10，在基底10上形成介质层11；参考图2，在介质层11上形成光刻胶层12，该光刻胶层12中具有开口121，开口121定义孔的位置；参考图3，以光刻胶层12为掩膜干法刻蚀介质层11形成孔111；参考图4，灰法去除光刻胶层12。其中，该孔可以为接触孔(contact)，也可以为通孔(via)。

然而，随着半导体器件的关键尺寸越来越小，相邻孔的孔距(pitch)也越来越小，在孔距小于100nm时，很难利用光刻胶层定义出孔的位置。由于，图形化光刻胶层时曝光分辨率的限制以及光学邻近效应的影响，会出现相邻孔图形粘连的现象。在孔内填充导电材料形成接触插栓或插栓后，相邻的插栓会出现相互接触导通的现象，从而导致器件的失效。例如，图5为本发明具体实施例的SRAM存储器中一个存储单元的布局示意图，参考图5，SRAM存储器中包括多个晶体管，每一个晶体管包括栅极51、位于栅极51两侧的有源区52，接触插栓位于有源区52、栅极51上，通过接触插栓将各个晶体管按照预定的方式连接起来。由于光刻分辨率的限制，形成接触孔时，相邻的接触孔容易产生粘连现象，导致相邻的接触插栓接触导通，结合参考图6，例如接触插栓531和接触插栓532容易粘连在一起而接触导通。

现有技术中有许多关于形成孔的方法，例如，2012年1月12日公开的公开号为US2012/0006523A1的美国专利文献，然而均没有解决以上技术问题。

发明内容

本发明解决的问题是现有技术形成孔的方法会出现相邻孔粘连。

为解决上述问题，本发明提供一种形成孔的方法，包括：

提供基底，在所述基底上形成有介质层；

在所述介质层上形成第一图形化的掩膜层和第二图形化的掩膜层，所述第一图形化的掩膜层和第二图形化的掩膜层共同形成的图形定义出孔的位置，其中，所述第一图形化的掩膜层沿列方向定义孔的位置，所述第二图形化的掩膜层沿行方向定义孔的位置；

以所述第一图形化的掩膜层和第二图形化的掩膜层为掩膜，干法刻蚀所述介质层形成孔。

可选的，在所述介质层上形成第一图形化的掩膜层的方法包括：

在所述介质层上形成高级图形膜层；

在所述高级图形膜层上形成第一图形化的光刻胶层；

以所述第一图形化的光刻胶层为掩膜干法刻蚀部分厚度的所述高级图形膜层。

可选的，形成第一图形化的光刻胶层之前，还包括：在所述高级图形膜层上形成硬掩膜层，以所述第一图形化的光刻胶层为掩膜干法刻蚀部分厚度的所述高级图形膜层之前，干法刻蚀所述硬掩膜层。

可选的，所述硬掩膜层为无机材料的抗反射层。

可选的，所述硬掩膜层为金属硬掩膜层。

可选的，所述金属硬掩膜层的材料为TiN或TaN。

可选的，形成第一图形化的光刻胶层的方法包括：形成第一光刻胶层，对第一光刻胶层进行曝光、显影形成第一图形化的光刻胶层。

可选的，形成第二图形化的掩膜层的方法包括：

形成第二图形化的光刻胶层，覆盖所述第一图形化的掩膜层；

可选的，形成第二图形化的光刻胶层之前，还包括：

形成底部抗反射层，覆盖所述第一图形化的掩膜层；

所述第二图形化的光刻胶层形成在所述底部抗反射层上。

可选的，所述底部抗反射层的材料为有机材料。

可选的，形成底部抗反射层的方法包括：

在所述第一图形化的掩膜层上涂覆有机材料层；

对所述有机材料层进行软烘，形成底部抗反射层。

可选的，形成第二图形化的光刻胶层的方法包括：形成第二光刻胶层，对第二光刻胶层进行曝光、显影形成第二图形化的光刻胶层。

可选的，所述介质层为单层结构或叠层结构。

可选的，所述孔为通孔或接触孔。

可选的，单层结构的介质层的材料为氧化硅、低k介质材料或超低k介质材料。

可选的，叠层结构的介质层中每一层的材料可以为氧化硅、低k介质材料或超低k介质材料。

与现有技术相比，本发明具有以下优点：