[发明专利]横向双扩散金属氧化物半导体器件及其制造方法

说明书

技术领域

本发明涉及横向双扩散金属氧化物半导体(LDMOS)器件及其制造方法。更具体地，本发明涉及配置成将集中至栅氧化膜的电场减小并将在器件进行向前动作(forward action)时产生的导通电阻降低的LDMOS器件及其制造方法。

背景技术

近来，随着采用一个或更多功率半导体器件的装置和应用装置在尺寸和电容方面趋向于变得越来越大，对例如绝缘栅双极晶体管(IGBT)或金属氧化物半导体场效应晶体管(MOSFET)的功率半导体器件存在高要求。此外，还对高效功率半导体器件存在高要求。

在上述功率半导体器件中，适用于集成电路的LDMOS型功率器件具有现有MOS器件的沟道区，和能够耐受高击穿电压的低浓度漂移区。具体地，由于在LDMOS型功率器件工作时可以将高达数百伏的高电压施加到漏极，所以漂移区应当保持高击穿电压，并且在沟道区与漏极之间的导通电压应当较低。因此，为了获得漂移区高击穿电压和低导通电阻，开发了具有降低表面电场(RESURF)结构的器件，其中RESURF结构能够降低表面电场。

具有RESURF结构的常规功率器件涉及具有其中源电极从源极区域延伸到部分漂移区的源场板结构的器件、具有其中源电极从栅极区域延伸到部分漂移区的栅场板结构的器件、以及具有其中p-型杂质被注入到n-型漂移区表面中的结构的器件。然而，上述常规功率器件不能同时实现高击穿电压和低导通电阻。

作为高电压功率器件的LDMOS晶体管具有快速开关速度、高输入阻抗、低功率消耗、与互补金属氧化物半导体(CMOS)工艺的兼容性等，并且在显示器驱动集成电路(ICs)、功率变换器、电动机控制器、汽车电源等中广泛使用。在这种功率器件中，比导通电阻(specific ON-resistance)和击穿电压是关键因素，器件的性能通过其大大地受到影响。如此，已提出各种技术用于在保持导通电阻的同时增大击穿电压。

图6是示出常规LDMOS晶体管结构的横截面视图。在图6中，LDMOS晶体管在P-型基底100中包括用作LDMOS晶体管漂移区的深n-漂移区102、将在顶部形成有LDMOS晶体管的沟道的p-基体(body)104、n⁺源极106和漏极108、用于基体接触的p⁺源极110、具有硅的局部氧化(LOCOS)结构的场氧化膜112、栅氧化膜114、漏电极116、和源电极118。

在这种常规LDMOS晶体管中，n-漂移区的长度(L_D)和掺杂浓度是用于确定器件的导通电阻和击穿电压的重要因素。即，当图6中由箭头所示的n-漂移区的长度L_D增大时，击穿电压增大并且导通电阻也增大，并且当漂移区的浓度增大时，导通电阻降低并且击穿电压也降低。换句话说，漂移区的长度与浓度之间具有互为消长的关系。结果，采用这种常规LDMOS晶体管结构，难以增大击穿电压而不增大导通电阻。

许多报道表明通过在LDMOS晶体管的漂移区中形成由氧化物代替硅的局部氧化(LOCSO)作为场氧化膜所填充的沟槽可以提高击穿电压。例如，LDMOS晶体管已经发展，其通过在LDMOS晶体管的漂移区中经由硅沟槽蚀刻、氧化膜填缝和化学机械抛光(CMP)代替LOCOS形成沟槽而表现出击穿电压提高而不增大导通电阻(Won-So Son,Young-Ho Sohn and Sie-young Choi,“SOI RESURF LDMOS transistor using trench filled with oxide”,Electronics Letters,Vol.39,pp.1760-1761(2003))。

然而，由于在以上工艺中所涉及的相当复杂的步骤，例如形成这种沟槽结构所需的CMP，所以整个工艺变得比工业中期望的大多数工艺更加复杂和昂贵。

发明内容

本发明提供具有新结构的LDMOS器件，其中在n-漂移区形成在P-型基底上的状态下，通过外延工艺在该n-漂移区上形成p-基体。接着，将p-基体区域部分地蚀刻以形成多个p-外延层，使得当器件执行用于阻断反向电压的动作时，耗尽层形成在p-外延层与n-漂移区的接合面之间，其中所述接合面包括n-漂移区与p-基体之间的接合面。本发明的另一方面是提供用于制造这种LDMOS器件的方法。