[发明专利]一种伪随机数生成电路及伪随机数产生方法

权利要求书

1.一种伪随机数生成电路，其特征在于：包括分别由移位寄存器和异或模块构成的多路移位反馈电路；第一路移位反馈电路中的第一移位寄存器的输入端与源寄存器Rm的输出端连接，第一异或模块的第一、第二输入端分别与源寄存器Rm和源寄存器Rn的输出端连接，其输出端接入第一移位寄存器；第二-k路移位反馈电路中的移位寄存器和异或模块的第一输入端依次与其前一路移位反馈电路中的移位寄存器输出端连接，第二-k路移位反馈电路中异或模块的第二输入端分别与源寄存器Rn的输出端并联连接。

2.根据权利要求1所述的一种伪随机数生成电路，其特征在于伪随机数产生方法：

1)在源寄存器Rm中存入32位随机数的初始值m0；

2)在源寄存器Rn中存入32位随机数初始值n；

3)第一路移位反馈电路中的第一移位寄存器将输入的源寄存器Rm中32位随机数初始值m0左移一位，第一异或模块是对Rm中初始值m0本身进行异或运算，参与异或运算的数据由源寄存器Rn中32位随机数初始值n确定，选择n中是‘1’的那些位来屏蔽m0的相应位，选出m0中被屏蔽的那些位进行异或，得到1位运算结果，并将其反馈补入随机数初始值m0左移一位后空出的最低位，第一移位寄存器输出伪随机数m1；

4)第二-k路移位反馈电路中的第二--k移位寄存器和异或模块依次将其前一路移位反馈电路中移位寄存器输出的m1、m2...伪随机数，作为其初始值输入，该路的移位寄存器左移一位，相应的异或模块是对m1、m2...本身进行异或运算，参与异或运算的数据由源寄存器Rn中32位随机数初始值n确定，选择n中是‘1’的那些位来屏蔽m1、m2...的相应位，选出m1、m2...中被屏蔽的那些位进行异或，得到1位运算结果，并将其反馈补入随机数m1、m2...左移一位后空出的最低位，第二--k移位寄存器输出伪随机数m2-mk。

3.根据权利要求2所述的一种伪随机数生成电路，其特征在于：所述生成的伪随机数m1-mk，在小于0Xffffffff范围内伪随机数不重复，当重复次数大于0Xffffffff时，伪随机数就会重复。