[发明专利]半导体封装构造

说明书

技术领域

本发明涉及一种封装构造，特别是有关于一种可以避免芯片凸块接合面因预填充底胶而产生接合不良的半导体封装构造。

背景技术

现今，半导体封装产业发展出各种不同型式的封装构造，以满足各种产品需求。

一般来说，在基本的半导体封装构造中，芯片会通过打线接合(wire bonding)或倒装芯片接合(flip chip bonding)的方式设置于一承载体上，使芯片通过导线(wire)或凸块(bump)而电性连接于承载体的接垫，同时芯片与承载体之间填充有封装胶体。所述承载体可为一基板，甚至是另一芯片；而为了迎合产品轻薄短小的概念，业者甚至发展出多颗芯片堆叠的封装产品，而此类封装产品的芯片的凸块之间的间距较微细。

目前具微细凸块间距的覆晶产品的制造过程中，会使用高温热压(thermal compression bonding)工艺，其是预先在承载体上涂布非导电胶(non-conductivepaste，NCP)或铺设非导电膜(non-conductive film，NCF)，接着再进行芯片主动表面的导电凸块与承载体的接垫之间的热压接合。然而，所述导电凸块在热压时往往会因为非导电胶或非导电膜中过多的填充粒子(filler)陷在导电凸块与接垫之间的接合面处而产生接合不良的问题，因而进一步影响接合强度及电性连接可靠度。

故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。

发明内容

本发明主要目的在于提供一种半导体封装构造，其导电凸块具备能有效排出底胶中过多填充粒子(filler)的结构，可有效减少导电凸块与接垫之间接合不良的情形发生，提升接合强度、电性连接可靠度及产品的良率，以解决现有芯片的导电凸块在热压接合工艺时因为预填充的底胶中过多的填充粒子陷在导电凸块与接垫之间的接合面处而产生接合不良的技术问题。

本发明提供一种半导体封装构造，其包含一芯片以及多个导电凸块。所述芯片具有一有源表面以及所述多个导电凸块配置于所述芯片的有源表面，每一所述导电凸块具有一助焊结构，所述助焊结构包含至少两高低不同的表面，用以疏导填充粒子。

由于所述助焊结构具有高低不同的表面，可通过推挤有效疏导填充粒子，避免过多的填充粒子集中在导电凸块的接合处，进而改善导电凸块接合不良的问题。

附图说明

图1A是本发明半导体封装构造的导电凸块一实施例的剖视图；

图1B是图1A的导电凸块的中段部的俯视图；

图2A～2E是图1A的导电凸块一较佳实施例的工艺示意图；

图3是本发明半导体封装构造的导电凸块另一实施例的剖视图；

图4是本发明半导体封装构造的芯片与承载件结合时的示意图；

图5A是本发明半导体封装构造的接垫的一实施例的剖视图；

图5B是图5A的俯视图；

图5C是本发明半导体封装构造的接垫的另一实施例的剖视图；

图6是本发明半导体封装构造的接垫的再一实施例的剖视图；

图7A是本发明半导体封装构造的接垫的又一实施例的剖视图；

图7B为图7A的俯视图；

图8A是本发明半导体封装构造的接垫的又一实施例的剖视图；

图8B为图8A的俯视图；

图9A是本发明半导体封装构造的接垫的又一实施例的剖视图；

图9B为图9A的俯视图；及

图10是本发明半导体封装构造的接垫的又一实施例的剖视图；

具体实施方式

为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

本发明提供一种半导体封装构造，其主要包括一芯片及数个导电凸块。所述芯片具有一有源表面，而所述导电凸块是用以配置于所述芯片的有源表面，使所述芯片通过所述导电凸块来与其它承载件(carrier)电性连接，所述承载件例如可以是一下芯片或一硅中介层(silicon interposer)等。

参照图1A所示，其揭示本发明一实施例的半导体封装构造的导电凸块的剖视图，其中一导电凸块1主要包括依序堆叠的一底柱10、一中段部11及一焊料部12。