[发明专利]接口装置和布线基板

说明书

技术领域

本发明涉及接口装置和布线基板，更详细地说，涉及可进行高速串行传输的PCI-Express或USB3.0等的接口装置和安装了该装置的布线基板。

背景技术

近年来，在以个人计算机(PC)为首的信息处理装置的领域中，利用了PCI-Express(快速外围组件互连，以下称为PCI-e)或USB(通用串行总线)3.0等的高速串行传输方式的接口装置成为产品化。该PCI-e采用串行传输方式而没有采用以往的并行传输方式，将PCI-e的一条串行通信线称为通道(lane)，根据需要而使用多个通道而实现高速化。在PCI-eGen2中，实现最大5Gbps的数据传输速度。

图3是表示搭载了PCI-e接口的以往的接口装置的结构的方框图。图中，101是系统控制器，102是PIPE(用于PCI Express的PHY接口结构)接口桥(以下，称为PIPE I/F桥)，105是PIPE接口(以下，称为PIPE I/F)。这里，PIPE I/F是能够进行高速的并行总线通信的I/F，且是用于连接搭载了PCS(物理编码子层)功能的PHY(物理层)芯片和搭载了MAC(媒体接入控制层)功能的FPGA或ASIC之间的标准的I/F。

PIPE I/F桥102包括PIPE-PHY桥103和PCI-e PHY I/F104，PIPE-PHY桥103包括P-S(并行-串行)变换部103a、FIFO(先进先出)103b、以及桥控制部103c。PCI-e PHY I/F104是用于连接对应于PCI-e的设备的PCI-e接口(物理层)。系统控制器101包括PCI-e控制器101a，该PCI-e控制器101a和PIPE-PHY桥103经由PIPE I/F105而连接。

由于PCI-e PHY I/F104是串行通信接口，PIPE I/F105是并行通信接口，所以通过P-S变换部103a相互地进行串行-并行变换。图3的结构是以往的一般的1通道的PCI-e接口的结构，经由PIPE I/F105而连接了PCI-e控制器101a和PCI-e PHY I/F104。通过使用作为标准I/F的PIPE，开发端点设备的厂家(vendor)或提供MAC层的IP(知识产权)核心的厂家等能够基于公共的传输协议来进行开发。

此外，USB3.0是基于上述的PCI-eGen2的技术而开发的，相对于前一版本的USB2.0的最大480Mbps，实现最大5Gbps的数据传输速度，实现了大幅的高速化。在USB2.0中，在上行和下行的双方向上切换使用一条差动传输路径，但在USB3.0中，上行和下行分别使用专用的差动传输路径，能够同时进行双向的通信。这个技术在PCI-e等的高速串行通信中是一般的方法。

USB3.0和PCI-e采用若干个同等的技术，例如，作为为了高速化的技术而采用LVDS(低电压差分信号)或CRU(时钟恢复单元)等的技术。LVDS是使用两条传输路径的差动信号传输方式，且是将并行信号变换为低电压差动的串行信号而传输的方式。在USB3.0中，与PCI-e同等地，规定为差动信号的振幅最低0.8V、最高1.2V。此外，关于CRU，在USB3.0中，与PCI-e同等地，采用时钟被嵌入数据信号中的嵌入时钟方式。都在标准上决定了这些技术。

上述的USB作为用于连接PC与周边设备的通用接口而被普及，但目前的大多数PC都标准配备了USB2.0，认为USB3.0也会今后逐渐普及。此外，也有除了该USB以外还标准配备了PCI-e的PC，例如在日本特开2009-9564号公报中，记载了将PCI-e用的连接器和USB2.0用的连接器共用化的技术。由此，通过不同标准的PCI-e和USB2.0共用一个连接器，从而能够选择性地连接对应于PCI-e的外部设备或者对应于USB2.0的外部设备。

这里，由于高速地进行数据传输，上述的PCI-e和USB3.0对PIPE接口的数据传输定时的规格(specification)也设定了严格的制约。因此，在想要将这两个串行通信接口安装到PC等的信息处理装置的情况下，需要对PCI-e、USB3.0分别设置一个系统共计两个系统的PIPE接口，端子数增加，且两个系统都要受到规格上的制约，所以存在基板面积增大的问题。图4表示在搭载了PCI-e接口和USB3.0接口时的以往的接口装置的结构。