[发明专利]用于生产晶片级封装体的方法和对应的半导体封装体

说明书

技术领域

本公开涉及半导体器件的制造，并且更具体地涉及半导体裸片的扇出晶片级封装的制造。

背景技术

扇出晶片级封装是其中在较大区域内重新分布半导体裸片的接触的封装过程。图1示出了封装体上封装体(PoP)组件100的横截面图，该组件包括扇出晶片级封装体(FOWLP)102和耦合到该FOWLP的多个附加的半导体器件104。

FOWLP 102包括嵌入在模制化合物层(MCL)108中的半导体裸片106，而第一重新分布层110定位在MCL的第一面111上，并且第二重新分布层113定位于相对的第二面115上。第一重新分布层110包括由电介质材料116隔开的多个电迹线112和过孔114，这些迹线和过孔将裸片106的接触焊盘118置于与封装体102的接触焊盘120电接触。此外，MCL 108中的穿过晶片的过孔(TWV)122将多个电迹线112中的各种迹线置于与第二重新分布层113的对应元件电接触。第二重新分布层113包括有时称为接合焊盘的接触焊盘134，因为它们被配置成接收来自耦合到FOWLP 102的附加器件的焊料连接。第一球栅阵列(BGA)包括定位于接触焊盘120中的相应接触焊盘上的多个焊料球126，这些焊料球在回流工艺期间将用于将封装体102电和机械耦合到印刷电路板。

在图1的例子中，多个附加的半导体器件104包括器件128，在这些器件中，根据已知工艺提供穿过硅的过孔(TSV)130。每个附加的半导体器件104具有相应BGA 136，以用于将该器件的接触焊盘132耦合到该器件定位于其上的设备的接触焊盘134。

如同图1的PoP组件100这样的配置提供较传统封装的器件的诸多优点，包括减少的制造成本和减少的尺寸。这样的封装在很小且复杂的电子设备(例如包括蜂窝电话和“智能”电话)中特别有益。

在制造诸如FOWLP 102的器件时，已知多种工艺用于提供MCL 108中的TWV 122。根据一种方法，将导电凸块印刷到半导体材料裸片106稍后将定位于其上的载体衬底上，并且然后将半导体材料裸片106和载体衬底这二者嵌入于模制化合物中。在第6,714,418号专利中具体描述了这一工艺。

根据另一方法，使用与如例如在第7,598,607号专利中描述的常用来在印刷电路板中形成镀制通孔的技术相似的技术来形成TWV。

导电胶是包括导电成分的聚合材料。它有时在印刷电路板(PCB)制造中用来填充通孔和盲过孔。通常通过丝网印刷、金属箔模版印刷、滚涂涂覆或者用刮墨刮刀涂敷导电胶。真空辅助装置常用来将拉动胶穿过孔。以这一方式，可以填充具有高纵横比的孔。当导电胶用来填充盲过孔时，孔的纵横比必须低(一般少于1∶1)以允许胶填充孔而不俘获大量空气。沉积导电胶通常在板或者层的一面或者两面上留下胶块或者团，因而除了这样的块不会干扰后续组装步骤之外，如果在使胶固化之前可以完成抹拭净电路板或者叠层，则这样做，或者在固化之后使其平坦化或者对其进行抛光。

干膜抗蚀剂是在印刷电路板制造中最常用作铜布线图案沉积工艺中的镀制模具的光敏膜。干膜抗蚀剂有各种厚度和配制可用，通常由三层构成：透明的聚酯支撑层、抗蚀剂层和聚乙烯覆盖层。

在使用中，先去除聚乙烯覆盖层，然后在约100摄氏度的温度下在受控压力之下将该膜定位成抗蚀剂侧抵靠衬底(例如用于电路板的抗蚀剂衬底)，以使抗蚀剂层粘附到衬底的表面。通常使用辊或者真空按压施加压力来涂敷膜。然后将掩模定位于聚酯支撑层之上，并且该膜暴露于光源。在正型膜的情况下，膜的暴露于光的部分将在后续显影工艺期间溶解并且洗掉，而在负型膜的情况下，未暴露的部分将在显影期间去除。在暴露于光之后，移除掩模，并且剥掉聚酯支撑层，从而留下抗蚀剂层在衬底的表面上。通过根据所用膜种类而变化的工艺对抗蚀剂层显影，以去除抗蚀剂层的非所需部分，从而留下图案化的层。当干膜抗蚀剂用作抗镀剂时，种子层通常在沉积膜之前沉积于衬底上。在膜层被图案化之后，用铜电镀衬底，该铜在去除抗蚀剂层已经暴露种子层的位置粘附到衬底。在镀制步骤之后，去除抗蚀剂层，从而留下形成在电路板的衬底上的铜电路图案。最后，短暂的蚀刻步骤去除厚度比种子层的厚度略多的铜，借此从衬底去除种子层。

干膜抗蚀剂在通过减法工艺制作电路板时也偶尔用作抗蚀剂，并且也已经在实验上被考察用于在MEMS器件制造中用作镀制模具。干膜抗蚀剂通常有范围从约15μm(微米)到75μm的(种子层)厚度可用，而在MEMS考察中使用高达约200μm的厚度。

发明内容