[发明专利]多层陶瓷电子元件

权利要求书

1.一种多层陶瓷电子元件，该多层陶瓷电子元件包括：

陶瓷主体；

第一层，该第一层包括导电图案，该导电图案相互间隔有间隙；和

第二层，该第二层相对于所述第一层布置为使得陶瓷层位于所述第一层和所述第二层之间，并且该第二层包括浮动图案，该浮动图案具有与所述导电图案重叠的至少一个重叠部，

其中，所述第一层和所述第二层的总数为100层或更多，

所述陶瓷主体具有第一外电极和第二外电极，该第一外电极和第二外电极形成在所述陶瓷主体的外表面上，并且

在沿长度方向以及堆叠方向截取的截面中，所述浮动图案的长度与所述陶瓷主体的长度之比为0.7至0.9，并且所述重叠部的长度与所述浮动图案的长度之比为0.5至0.95。

2.根据权利要求1所述的多层陶瓷电子元件，其中，当沿所述第一层和第二层的所述堆叠方向观察时，所述浮动图案的面积与由所述导电图案和所述浮动图案形成的区域的面积之比为0.7至0.9，并且所述重叠部的面积与所述浮动图案的面积之比为0.5至0.95。

3.根据权利要求1所述的多层陶瓷电子元件，其中，所述导电图案包括与所述第一外电极相连的第一导电图案和与所述第二外电极相连的第二导电图案。

4.根据权利要求3所述的多层陶瓷电子元件，其中，所述第一层还包括设置在所述第一导电图案和所述第二导电图案之间的至少一个第一浮动图案，

所述浮动图案包括多个第二浮动图案，该多个第二浮动图案具有与所述第一浮动图案重叠的部分，并且

所述浮动图案的长度是所述多个第二浮动图案的长度之和，所述重叠部的长度是所述第二浮动图案与所述导电图案相重叠的重叠部的长度之和。

5.根据权利要求4所述的多层陶瓷电子元件，其中，当沿所述第一层和第二层的堆叠方向观察时，所述第二浮动图案的面积之和与由所述导电图案和所述浮动图案形成的区域的面积之比为0.7至0.9，并且所述第二浮动图案的重叠部的面积之和与所述第二浮动图案的面积之和之比为0.5至0.95。

6.根据权利要求1所述的多层陶瓷电子元件，其中，所述浮动图案与所述第一层的相互间隔有所述间隙的相邻两个导电图案中的每个重叠。

7.根据权利要求1所述的多层陶瓷电子元件，其中，当沿所述第一层和第二层的堆叠方向观察时，所述导电图案和所述浮动图案为矩形。

8.根据权利要求1所述的多层陶瓷电子元件，其中，所述导电图案的宽度与所述浮动图案的宽度相同。

9.根据权利要求1所述的多层陶瓷电子元件，其中，所述陶瓷层的厚度为10μm或更大。

10.根据权利要求1所述的多层陶瓷电子元件，其中，所述截面经过所述陶瓷主体的中心部分。

11.一种多层陶瓷电子元件，该多层陶瓷电子元件包括：

陶瓷主体；

第一层，该第一层包括导电图案，该导电图案互相间隔有间隙；和

第二层，该第二层相对于所述第一层布置为使得陶瓷层设置在所述第一层和所述第二层之间，并且该第二层包括浮动图案，该浮动图案具有与所述导电图案重叠的重叠部，

其中，所述第一层和所述第二层的总数为100层或更多，并且

在沿所述第一层和所述第二层的堆叠方向观察时，所述浮动图案的面积与由所述导电图案和所述浮动图案形成的区域的面积之比为0.7至0.9，并且所述重叠部的面积与所述浮动图案的面积之比为0.5至0.95。

12.根据权利要求11所述的多层陶瓷电子元件，其中，所述导电图案包括与所述第一外电极相连的第一导电图案和与所述第二外电极相连的第二导电图案。

13.根据权利要求12所述的多层陶瓷电子元件，其中，所述第一层还包括设置在所述第一导电图案和所述第二导电图案之间的至少一个第一浮动图案，

所述浮动图案包括多个第二浮动图案，该多个第二浮动图案具有与所述第一浮动图案重叠的部分，并且

所述浮动图案的面积是所述多个第二浮动图案的面积之和，并且所述重叠部的面积是所述第二浮动图案与所述导电图案相重叠的重叠部的面积之和。

14.根据权利要求11所述的多层陶瓷电子元件，其中，所述浮动图案与所述第一层的相互间隔有所述间隙的相邻两个导电图案中的每个重叠。