[发明专利]顶栅型N-TFT、阵列基板及其制备方法和显示装置

说明书

技术领域

本发明涉及薄膜晶体管的技术领域，具体地，涉及一种顶栅型N-TFT、阵列基板及其制备方法和显示装置。

背景技术

目前，液晶显示技术越来越普遍地应用在生活的各个领域。液晶显示技术包括非晶硅薄膜晶体管液晶显示器(a-Si TFT LCD)和低温多晶硅液晶显示器(Low temperature Polysilicon LTPS LCD)。

现有技术中，由于载流子迁移率的限制，非晶硅薄膜晶体管液晶显示器很难满足轻薄、省电和高画质的要求，而低温多晶硅液晶显示器则具有画面刷新速度快、亮度高和清晰度高等优点，所以，低温多晶硅液晶显示器越来越成为液晶显示器的主流产品。然而，低温多晶硅液晶显示器中阵列基板的制备工艺复杂，通过需要8-10次构图工艺才能完成，同时对N-TFT的沟道区和轻掺杂区进行掺杂时，采用两步掺杂工艺，工艺复杂，降低了阵列基板的良率和生产效率，也增加了生产成本。

发明内容

为简化工艺，降低生产成本，本发明提供一种顶栅型N-TFT，包括微掺杂的N-TFT沟道区，所述顶栅型N-TFT的栅极厚度和栅绝缘层的厚度使得栅极和栅绝缘层能够在进行掺杂工艺得到N-TFT轻掺杂区的同时阻挡部分掺杂离子从而得到微掺杂N-TFT沟道区。

优选地，所述顶栅型N-TFT的栅极的材料为铝、钕或铝钕合金，所述顶栅型N-TFT的厚度为30～50nm。

优选地，所述栅极绝缘层材料为SiNx层、SiO₂层或SiNx与SiO₂形成的复合层，所述栅极绝缘层的厚度为10～100nm。

本发明还提供一种阵列基板，包括上述的顶栅型N-TFT。

进一步地，所述阵列基板还包括顶栅型P-TFT，所述P-TFT的栅极的厚度大于所述N-TFT栅极的厚度。

进一步地，所述阵列基板还包括顶栅型P-TFT，所述P-TFT的栅极的厚度与所述N-TFT栅极的厚度相同。

本发明还提供一种显示装置，包括上述任一所述的阵列基板。

本发明还提供一种顶栅型N-TFT的制备方法，包括如下步骤：

S1、形成N-TFT重掺杂区；

S2、形成栅绝缘层、栅极，然后采用掺杂工艺形成N-TFT轻掺杂区和微掺杂的N-TFT沟道区，其中，栅极厚度和栅绝缘层的厚度使得能够在进行掺杂工艺得到N-TFT轻掺杂区的同时阻挡部分掺杂离子从而得到微掺杂的N-TFT沟道区。

进一步地，所述顶栅型N-TFT的制备方法还包括：

S3、形成层间绝缘层；

S4、形成源漏电极。

本发明还提供一种阵列基板的制备方法，包括上述任一所述的N-TFT制备方法。

进一步地，所述阵列基板的制备方法还包括：S5、在形成N-TFT的基板上形成钝化层和像素电极。

具体地，所述阵列基板包括顶栅型P-TFT，所述S2步骤中形成栅极时采用半色调掩膜或灰阶掩膜工艺，在对N-TFT轻掺杂区和N-TFT沟道区进行掺杂时，将覆盖在N-TFT栅极上的光刻胶全部去除，而保留覆盖在P-TFT栅极上的光刻胶，对N-TFT栅极进行刻蚀，减小N-TFT栅极的厚度，之后将覆盖在P-TFT栅极上的光刻胶全部去除，再对N-TFT轻掺杂区和N-TFT沟道区进行掺杂。

具体地，所述阵列基板包括顶栅型P-TFT，在S2步骤中形成栅极时采用半色调掩膜或灰阶掩膜工艺，在对N-TFT轻掺杂区和N-TFT沟道区进行掺杂时，将覆盖在N-TFT栅极上的光刻胶全部去除，而保留覆盖在P-TFT栅极上的光刻胶，在掺杂工艺完成后再去除覆盖在P-TFT栅极上的光刻胶。

优选地，所述阵列基板的制备方法还包括：在进行S1步骤之前先在基板上形成缓冲层。

本发明具有下述有益效果：

本发明提供的阵列基板及其制作方法和显示装置，通过设置N-TFT栅极和栅极绝缘层的厚度，实现了采用一步掺杂工艺同时获得N-TFT的轻掺杂区和沟道区，在构图工艺中采用半色调或灰阶掩膜工艺，利用七次构图工艺即可实现阵列基板的制备，简化了工艺流程，提高了生产效率。

附图说明

图1为本发明提供的顶栅型N-TFT的结构示意图；

图2为本发明提供的阵列基板的结构示意图；

图3为本发明提供的顶栅型N-TFT的制备方法的流程图；

图4.1～图4.8为本发明提供的顶栅型N-TFT制备方法中各步骤的断面示意图；

图5为本发明提供的阵列基板制备方法的流程图；