[发明专利]上电复位电路

权利要求书

1.一种上电复位电路，包括带隙基准电路和比较电路，所述带隙基准电路包括第一支路、第二支路和运放电路；所述第一支路包括第一PMOS管、第一偏置电流模块和充电模块，所述第一PMOS管的源极与VDD连接，漏极与所述第一偏置电流模块的输入端连接，所述第一偏置电流模块的输出端接地，所述充电模块与所述第一偏置电流模块并联，所述第一PMOS管的漏极还与所述运放电路的第一输入端和所述比较电路的第一输入端连接，所述运放电路的输出端与所述第一MOS管的栅极连接；所述第二支路包括第二POMS管、第二偏置电流模块，所述第二PMOS管的源极与VDD连接，漏极与所述第二偏置电流模块的输入端连接，所述第二偏置电流模块的输出端接地；所述第二PMOS管的漏极还与所述运放电路的第二输入端和所述比较电路的第二输入端连接，所述运放电路的输出端还与所述第二PMOS管的栅极连接；所述运放电路用于根据所述第一支路和所述第二支路输入的电压值调整所述第一PMOS管和所述第二PMOS管的栅极电压；所述比较电路用于比较所述第一支路和所述第二支路输入的电压值，根据比较结果判断是否通过输出端输出上电复位信号。

2.如权利要求1所述的上电复位电路，其特征在于，所述第一偏置电流模块包括第一NMOS管，所述第一PMOS管的漏极与所述第一NMOS管的漏极和栅极连接，所述第一NMOS管的源极接地；所述第二偏置电流模块包括第二NMOS管和电阻R，所述第二PMOS管的漏极与所述第二NMOS管的漏极连接，所述第二NMOS管的源极通过所述电阻接地，所述第二NMOS管的栅极与所述第一PMOS管的漏极连接。

3.如权利要求1所述的上电复位电路，其特征在于，所述第一偏置电流模块包括第一NPN型三极管，所述第一PMOS管的漏极与所述第一NPN型三极管的集电极和基极连接，所述第一NPN型三极管的发射极接地；所述第二偏置电流模块包括第二NPN型三极管和电阻R，所述第二PMOS管的漏极与所述电阻R的一端连接，所述电阻R的另一端与所述第二NPN型三极管的集电极和基极连接，所述第二NPN型三极管的发射极接地。

4.如权利要求1所述的上电复位电路，其特征在于，所述第一偏置电流模块包括第一PNP型三极管，所述第一PMOS管的漏极与所述第一PNP型三极管的发射极连接，所述第一PNP型三极管的集电极和基极接地；所述第二偏置电流模块包括第二PNP型三极管和电阻R，所述第二PMOS管的漏极与所述电阻R的一端连接，所述电阻R的另一端与所述第二PNP型三极管的发射极连接，所述第二NPN型三极管的集电极和基极接地。

5.如权利要求1-4任一项所述的上电复位电路，其特征在于，所述充电模块包括电容，所述电容的两端分别与所述第一PMOS管的漏极和地连接。

6.如权利要求1-4任一项所述的上电复位电路，其特征在于，还包括延迟电路，所述延迟电路的输入端与所述比较电路的输出端连接，用于将所述比较电路输出的上电复位信号进行延迟处理后输出。

7.如权利要求1-4任一项所述的上电复位电路，其特征在于，所述运放电路根据所述第一支路和所述第二支路输入的电压值调整所述第一PMOS管和所述第二PMOS管的栅极电压包括：

所述运放电路比较所述第一支路输入的电压值是否小于所述第二支路输入的电压值，如是，所述运放电路输出低电平；如果所述运放电路比较所述第一支路输入的电压值是否等于所述第二支路输入的电压值，输出VDD与VSS之间的中间电平。

8.如权利要求1-4任一项所述的上电复位电路，其特征在于，所述比较电路根据所述比较结果判断是否通过输出端输出上电复位信号包括：

所述比较电路判断所述第一支路输入的电压值与所述第二支路输入的电压值是否相等，如是，则输出上电复位信号。