[发明专利]接口装置和布线基板

说明书

技术领域

本发明涉及接口装置和布线基板，更详细地说，涉及可进行高速串行传输的PCI-Express或USB3.0等的接口装置和安装了该装置的布线基板。

背景技术

近年来，在以个人计算机(PC)为首的信息处理装置的领域中，利用了PCI-Express(快速外围组件互连，以下称为PCI-e)或USB(通用串行总线)3.0等的高速串行传输方式的接口装置成为产品化。该PCI-e采用串行传输方式而没有采用以往的并行传输方式，将PCI-e的一条串行通信线称为通道(lane)，根据需要而使用多个通道而实现高速化。在PCI-eGen2中，实现最大5Gbps的数据传输速度。

此外，USB3.0是基于上述的PCI-eGen2的技术而开发的，相对于前一版本的USB2.0的最大480Mbps，实现最大5Gbps的数据传输速度，实现了大幅的高速化。在USB2.0中，在上行和下行的双方向上切换使用一条差动传输路径，但在USB3.0中，上行和下行分别使用专用的差动传输路径，能够同时进行双向的通信。这个技术在PCI-e等的高速串行通信中是一般的方法。

USB3.0和PCI-e采用若干个同等的技术，例如，作为为了高速化的技术而采用LVDS(低电压差分信号)或CRU(时钟恢复单元)等的技术。LVDS是使用两条传输路径的差动信号传输方式，且是将并行信号变换为低电压差动的串行信号而传输的方式。在USB3.0中，与PCI-e同等地，规定为差动信号的振幅最低0.8V、最高1.2V。此外，关于CRU，在USB3.0中，与PCI-e同等地，采用时钟被嵌入数据信号中的嵌入时钟方式。都在标准上决定了这些技术。

上述的USB作为用于连接PC与周边设备的通用接口而被普及，但目前的大多数PC都标准配备了USB2.0，认为USB3.0也会今后逐渐普及。此外，也有除了该USB以外还标准配备了PCI-e的PC，例如在日本特开2009-9564号公报中，记载了将PCI-e用的连接器和USB2.0用的连接器共用化的技术。由此，通过不同标准的PCI-e和USB2.0共用一个连接器，从而能够选择性地连接对应于PCI-e的外部设备或者对应于USB2.0的外部设备。

这里，由于高速地进行数据传输，在上述的PCI-e和USB3.0中，数据信号容易受到噪声的影响，且对基板的布线也设定了严格的制约。因此，在想要将这两个接口安装到PC等的信息处理装置的情况下，需要对PCI-e、USB3.0进行分别设置一个系统共计两个系统的布线，且两个系统都要受到布线上的制约，所以存在基板面积增大的问题。

这个制约之一是特性阻抗(也称为差动阻抗)，在标准上，PCI-e的差动阻抗包括制造上的误差而被规定为100Ω±10％。USB3.0的差动阻抗也被规定为与此同等的90Ω±7Ω。此外，在上述制约中，也包括动作电压等的电特性，但在PCI-e和USB3.0中规定了同等的电特性。

在安装PCI-e和USB3.0的情况下，需要决定基板布线中的层结构、图案宽度、图案间隔等，使得满足特性阻抗的条件。这是因为，若特性阻抗同等，则能够将基板布线设为同等。即，若满足特性阻抗的条件，则能够共用PCI-e的布线和USB3.0的布线，由此，认为能够减小基板面积。

此外，在假设在产品上搭载PCI-e和USB3.0中的一个的情况下，若一旦进行PCI-e的布线，则当然不能使用USB3.0。因此，之后产生设计变更，变更为USB3.0的情况下，重新进行布线。针对这样的情况，也认为若共用PCI-e的布线和USB3.0的布线而能够选择其中一个接口，则能够灵活地应对之后的设计变更。

但是，在目前的以往技术中，还没有提出共用PCI-e的布线和USB3.0的布线的技术思想，所以还不能解决上述的问题。此外，在上述的日本特开2009-9564号公报中记载的技术只不过是将PCI-e的连接器和USB2.0的连接器共用化，并没有提及PCI-e的布线和USB3.0的布线的共用化。

发明内容

本发明的目的在于，提供一种在安装PCI-e或USB3.0等的标准不同的2个串行通信接口时，能够对设计变更等进行灵活的应对且能够减小基板面积的接口装置以及安装了该装置的布线基板。