[发明专利]输出驱动电路及晶体管输出电路

权利要求书

1.一种输出驱动电路，包括：

第一驱动电路单元，包括第一晶体管，所述第一晶体管根据第一开关的接通操作而被驱动，以将高电压电源提供给输出晶体管的栅极；

第二驱动电路单元，包括第二晶体管，所述第二晶体管由根据第二开关的接通操作所产生的单触发脉冲来驱动，以使所述输出晶体管的栅-源电容放电，其中所述第二开关与所述第一开关互补操作；以及

输出驱动电压钳位单元，其设置于高电压电源端和所述输出晶体管的栅极之间与所述第一驱动电路单元并联，以保持根据所述第二开关的接通操作而放电的所述输出晶体管的栅极电位。

2.根据权利要求1所述的输出驱动电路，其中，所述第二驱动电路单元包括：

所述第二开关，与所述第一开关互补操作并根据接通操作向低电压电源端释放流过所述输出驱动电压钳位单元的电流；

脉冲生成器，用于根据所述第二开关的接通操作生成用于驱动所述第二晶体管的所述单触发脉冲；以及

n沟道的所述第二晶体管，由所述单触发脉冲驱动以使所述输出晶体管的栅-源电容放电。

3.根据权利要求1所述的输出驱动电路，其中，所述第一驱动电路单元包括：

所述第一开关；

p沟道的所述第一晶体管，具有连接至所述高电压电源端的源电极，并根据所述第一开关的接通操作而被驱动，以将所述高电压电源提供给所述输出晶体管的栅极；以及

第一晶体管驱动电压钳位单元，用于根据所述第一开关的接通操作，将从所述高电压电源端供给所述第一晶体管的栅极的驱动电压钳位。

4.根据权利要求2所述的输出驱动电路，其中，所述第一驱动电路单元包括：

所述第一开关；

p沟道的所述第一晶体管，具有连接至所述高电压电源端的源电极，并根据所述第一开关的接通操作而被驱动，以将所述高电压电源提供给所述输出晶体管的栅极；以及

第一晶体管驱动电压钳位单元，用于根据所述第一开关的接通操作，将从所述高电压电源端供给所述第一晶体管的栅极的驱动电压钳位。

5.根据权利要求3所述的输出驱动电路，其中，所述第一晶体管驱动电压钳位单元包括设置于所述高电压电源端与所述第一晶体管的栅极之间且彼此并联连接的电阻器和第一齐纳二极管。

6.根据权利要求4所述的输出驱动电路，其中，所述第一晶体管驱动电压钳位单元包括设置于所述高电压电源端与所述第一晶体管的栅极之间且彼此并联连接的电阻器和第一齐纳二极管。

7.根据权利要求3所述的输出驱动电路，其中，所述第一晶体管驱动电压钳位单元包括：

第一齐纳二极管，设置于所述高电压电源端与所述第一晶体管的栅极之间；

电流镜，与所述第一齐纳二极管并联连接；以及

第三开关，连接至位于所述第一晶体管的栅极的相对侧的所述电流镜的下端，以与所述第一开关互补操作。

8.根据权利要求4所述的输出驱动电路，其中，所述第一晶体管驱动电压钳位单元包括：

第一齐纳二极管，设置于所述高电压电源端与所述第一晶体管的栅极之间；

电流镜，与所述第一齐纳二极管并联连接；以及

第三开关，连接至位于所述第一晶体管的栅极的相对侧的所述电流镜的下端，以与所述第一开关互补操作。

9.根据权利要求7所述的输出驱动电路，其中，所述电流镜具有源电极连接至所述高电压电源端的第三晶体管和第四晶体管的镜像结构，其中，所述第三晶体管和所述第四晶体管是p沟道MOSFET或p沟道LDMOS FET，所述第四晶体管的漏电极连接至所述第一晶体管的栅极，所述第三晶体管的漏电极连接至所述第三开关以及所述第三晶体管和所述第四晶体管的栅电极，而且所述第三开关由n沟道MOSFET或n沟道LDMOS FET构成。

10.根据权利要求8所述的输出驱动电路，其中，所述电流镜具有源电极连接至所述高电压电源端的第三晶体管和第四晶体管的镜像结构，其中，所述第三晶体管和所述第四晶体管是p沟道MOSFET或p沟道LDMOS FET，所述第四晶体管的漏电极连接至所述第一晶体管的栅极，所述第三晶体管的漏电极连接至所述第三开关以及所述第三晶体管和所述第四晶体管的栅电极，而且所述第三开关由n沟道MOSFET或n沟道LDMOS FET构成。