[发明专利]实现二维离散余弦变换的CMOS图像传感器有效
申请号: | 201210109884.5 | 申请日: | 2012-04-16 |
公开(公告)号: | CN102710906A | 公开(公告)日: | 2012-10-03 |
发明(设计)人: | 姚素英;王龙菲;徐江涛;高静;史再峰;李渊清;李毅强 | 申请(专利权)人: | 天津大学 |
主分类号: | H04N5/3745 | 分类号: | H04N5/3745;H04N5/378;H04N5/341 |
代理公司: | 天津市北洋有限责任专利代理事务所 12201 | 代理人: | 刘国威 |
地址: | 300072*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 实现 二维 离散 余弦 变换 cmos 图像传感器 | ||
技术领域
本发明涉及微电子学的集成电路设计领域和数字图像编码压缩领域,尤其是开关电容放大电路、模拟累加器及二维离散余弦变换(Two-Dimensional Discrete Cosine Transform,2D-DCT),具体讲,涉及实现二维离散余弦变换的CMOS图像传感器。
背景技术
基于标准CMOS工艺的CMOS图像传感器(CMOS Image Sensor,CIS)以其可单片集成、低功耗、低成本、体积小、图像信息可随机读取等特点,逐渐成为图像和视频采集的主流器件。
传统的基于CIS的视频信号采集处理过程主要包括图像采集、数据压缩、数据传输和解压缩四个部分,如图1所示。但是,该过程自身存在着采集处理效率较低的问题:前端CIS采集和处理了完整的图像信息而消耗了大量的功耗和处理能力,其输出数据包含的大量冗余信息又在数据压缩过程中被舍弃,最终只有部分信息进行存储和传输,图像采集和数据压缩对冗余信息的操作实际上都在做无用功。
因此,由于图像信号本身是可以压缩的,CIS可以直接获取其压缩表示(即压缩数据),如图2所示。将图像数据压缩过程集成到CIS中,使图像压缩和传感过程在保持低功耗设计的前提下互相融合,在图像传感器像素阵列及其处理电路中实现频域冗余图像数据的消除,通过直接输出压缩后的信号从源头上降低冗余信息处理带来的低效率。
在图像数据压缩技术中,正交变换编码(简称变换编码)是最基本的编码方式。变换编码的基本思想是将在空间域描述的图像信号,变换到另外的正交向量空间进行描述,如果所选的正交向量空间的基向量与图像本身的特征向量很接近,那么同一信号在变换空间中的描述就会简单很多。
空间域内的一个n×n个像素组成的像块经过正交变换后,在变换域变成了同样大小的变换系数块。变换前后的明显差别是,空间域像块中像素之间存在很强的相关性,能量分布比较均匀;经过正交变换后,变换系数间相关性基本解除,近似是统计独立的,并且能量主要集中在直流和少数低空间频率的变换系数上。这样一个解除相关的过程也就是冗余压缩的过程。
在多种正交变换方式中,K-L变换采用图像本身的特征向量作为变换的基向量,因此与图像的统计特性完全匹配,但K-L变换没有快速算法,因此不宜用来进行实时编码。在其他正交变换方式中,当以自然图像位编码对象时,与K-L变换性能最接近的是离散余弦变换(Discrete Cosine Transform,DCT)。DCT作为一种正交变换方式,由于具有很强的能量集中特性以及去相关性,广泛地应用到变换编码压缩中,已被目前的多种静态和活动图像编码的国际标准所采用。
2D-DCT能够对二维图像信号进行无损数据压缩,去除图像中的冗余数据,2D-DCT实例如图3所示。因此,实现2D-DCT的CMOS图像传感器研究为基于压缩感知的高效CMOS图像传 感器奠定了基础。现如今,越来越多的图像传感器选择以2D-DCT为基础的变换编码压缩方式对图像进行压缩处理,这就需要增加单独的数字信号处理器(Digital Signal Processor,DSP)。DSP能够增加信号处理的速度和精度,但是却增加了图像传感器的功耗和芯片面积,严重制约了图像传感器在无线传感、生物医疗等领域的应用,这些领域需要获取大量的图像信息并及时对其进行压缩等处理,且不增加功耗和面积。
因此,研究新型的可实现2D-DCT的CMOS图像传感器,使其做到不增加额外的功耗和面积,成为未来的研究热点。
发明内容
本发明旨在克服现有技术的不足,提供一种新型的可实现2D-DCT的CMOS图像传感器结构,使2D-DCT在获取图像的同时完成,与传统处理流程相比,在不降低图像传感质量的基础上,减少由于额外使用的2D-DCT模块(如DSP或用于DCT变换的ASIC电路)引入的面积和功耗。为达到上述目的,本发明采取的技术方案是,一种实现二维离散余弦变换的CMOS图像传感器,由像素阵列、读出电路、多路选择器MUX、可编程增益放大器DPGA、模数转换器ADC以及控制时序电路组成,还包括:
在读出电路后增加与像素阵列同尺寸的开关电容阵列,用来存放经过读出电路相关双采样消除固定模式噪声、复位噪声后的图像数据,供后续电路多次采样使用;
还设置有开关控制模块3、寄存器1、开关控制模块1、电容阵列,开关控制模块1通过积分器输出到开关控制模块3,开关控制模块3、寄存器1、开关控制模块1、电容阵列与可编程增益放大器DPGA构成模拟累加器;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210109884.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:转子
- 下一篇:一种MAC地址表项存取方法和设备