[发明专利]一种用于表面等离子体光刻的纳米光栅掩模制备方法

说明书

技术领域

本发明涉及纳米光栅掩模制备的技术领域，尤其涉及一种用于表面等离子体光刻的纳米光栅掩模制备方法，该方法能够减小纳米尺度的光栅阵列的周期和线宽。

背景技术

光栅阵列，尤其是周期和线宽处于十纳米量级的光栅阵列，在超分辨光刻、超分辨成像、新型复合材料、微电子、生物检测等领域具有很大的应用价值。现有制作小周期的光栅阵列的方法有光刻、直写和倍频三种类型。光刻主方法要包括光学曝光、电子束曝光、X射线曝光等，光学曝光方法由于光的衍射效应、电子束曝光存在电子散射问题，都很难制备周期60nm以下的光栅；X射线曝光由于小线宽大厚度的掩模制备很困难，也不适合制备周期60nm以下的光栅。直写方法主要有激光直写、电子束直写、聚焦粒子束直写，其中激光直写能制备的光栅最小周期一般不小于100nm，电子束直写、聚焦粒子束直写最小可以制备周期为数十纳米的光栅，但加工效率低难以大面积制备，且价格昂贵。倍频方法有在光栅线条两侧分别进行阴影沉积和刻蚀，这可以使光栅周期缩小一半。

发明内容

本发明要解决的技术问题是：针对现有纳米光栅阵列制造的限制之处，提出用于表面等离子体光刻的纳米光栅掩模制备方法，该方法只需要采用常规的阴影蒸镀、RIE各向异性刻蚀、RIE各向同性刻蚀或湿法腐蚀，就可以使光栅的线条数量增加为原有光栅的四倍，即光栅周期缩小为原有光栅周期的四分之一。

本发明解决其技术问题所采用的技术方案是：一种用于表面等离子体光刻的纳米光栅掩模制备方法，步骤如下：

步骤(1)在基底上制备光栅阵列结构；

步骤(2)向光栅线条一侧方向进行阴影蒸镀掩蔽层，在每条光栅线条该侧得到一条没有掩蔽膜层的窄缝；

步骤(3)各向异性RIE刻蚀基底；

步骤(4)去除掩蔽层，得到一组刻蚀传递到基底上的窄缝线条；

步骤(5)然后向光栅线条另一侧方向进行阴影蒸镀掩蔽层、RIE刻蚀基底、去除掩蔽层，在光栅线条另一侧得到第二组刻蚀传递到基底上的窄缝线条；

步骤(6)使用RIE进行各向同性刻蚀，或用腐蚀液对光栅线条进行各向同性腐蚀，控制RIE刻蚀或湿法腐蚀的深度使光栅线条的宽度缩小至预定值；

步骤(7)在宽度缩小的光栅线条一侧方向进行阴影蒸镀掩蔽层、RIE刻蚀、去除掩蔽层，得到第三组窄缝线条，然后在宽度缩小的光栅线条另一侧方向进行阴影蒸镀掩蔽层、RIE刻蚀、去除掩蔽层，得到第四组窄缝线条，这样由每一条光栅线条可以得到四条平行的线条，即四倍频。

所述步骤(1)中的基底为硅、锗、石英、银或铝基片，或镀硅、锗或铬的石英、玻璃、硅、铁或银基片，光栅结构为光刻胶光栅、压印胶光栅、PMMA光栅或SiO2光栅。

所述步骤(2)中，阴影蒸镀的掩蔽层为铬、银、铝、铜等金属或硅、石英等非金属材料。

所述步骤(3)中的各向异性RIE刻蚀用于将没有掩蔽膜层的窄缝线条刻蚀传递到基底材料上。

所述步骤(4)中，去除掩蔽层的方法湿法，溶液为去铬液、去铜液、HF腐蚀液等。

所述步骤(5)中，所述的向光栅线条另一侧方向进行阴影蒸镀掩蔽层、RIE刻蚀、去除掩蔽层，除蒸镀方向与步骤(2)不同外，其他与步骤(2)-(4)中相同。

所述步骤(6)中，所述的RIE刻蚀或湿法腐蚀不损伤基底材料。

所述步骤(7)中，所述由每一条光栅线条可以得到的四条平行线条的间距可以相等也可以不相等，各平行线条的宽度也可以相同或不相同。

本发明与现有技术相比的优点在于：

1、本发明只需要采用常规方法----四次阴影蒸镀、四RIE各向异性刻蚀、一次RIE各向同性刻蚀，就可以使得到的线条数量为原有光栅的四倍，这是其他方法难以实现的；

2、本发明可大面积制备，降低成本。

附图说明

图1是本发明实施例1中，镀硅石英基底的剖面结构示意图；

图2是本发明实施例1中，镀硅石英基底和光刻胶光栅阵列的剖面结构示意图；

图3是本发明实施例1中，向光栅线条右侧阴影蒸镀掩蔽层后基底的剖面结构示意图；

图4是本发明实施例1中，各向异性RIE刻蚀硅膜层后基底的剖面结构示意图；

图5是本发明实施例1中，去除掩蔽层后基底的剖面结构示意图；

图6是本发明实施例1中，向光栅线条另一侧进行阴影蒸镀掩蔽层得到窄缝线条后基底的剖面结构示意图；

图7是本发明实施例1中，各向异性RIE刻蚀硅膜层后基底的剖面结构示意图；