[发明专利]多芯片封装结构、变换器模块及封装方法

说明书

技术领域

本发明大体涉及半导体器件，具体涉及一种多芯片封装结构，采用该堆叠式芯片封装结构的变换器模块，以及相应的封装方法。 

背景技术

随着近年来消费类电子产品市场对可携式电子产品小型化、便携化的需求迅速增长，对集成电路IC的封装结构提出了新的要求。小型化、多功能化的电子可携式产品成为消费市场的主流。为了达到上述需求，在集成电路工艺进步的推动下，在封装领域出现了如三维（3D）封装技术等新技术。三维封装技术是将多个具有独立功能的芯片相互重叠放置并集成于同一个封装中。集成在同一封装中的芯片可以是中央处理器（CPU）、现场可编程逻辑门阵列（FPGA）、射频（RF）芯片、存储器、功率器件等。和将芯片平面置放的二维封装技术相比，三维封装技术将芯片堆叠在更为紧凑的空间里，缩小了器件尺寸，提高了硅片效率，具有更短的延迟时间，产生的噪声更小。从速度方面，三维封装技术具有更快的转换速度。此外，三维封装技术具有更小的电容、电感等寄生参数。 

图1为现有的堆叠式三维芯片封装结构100的剖视图。封装结构100例如可以是球栅阵列（BGA）封装。以一个功率电源系统为例，该堆叠式三维芯片封装结构100包括用作控制电路的第一芯片101，用作功率分立器件的第二芯片102和用作功率分立器件的第三芯片103。第一芯片101堆叠在第二芯片102上，第二芯片102堆叠在第三芯片103上。第三芯片的下表面附着在基底112的上表面。位于基底112下表面的锡球113用来将封装100固定在印制电路板（PCB）上，并为基底至印制电路板提供电气连接及散热通道。 

第一芯片101与基底112之间，第二芯片102与基底112之间，以及第三芯片103与基底112之间的电耦接通过键合线111来实现。键合线111的一端电耦接到芯片101、102及103的接触焊盘115上，键合线111的另一端电耦接到基底112上。此外，芯片之间的电耦接也可以通过键合线111来实现（未示出）。 

然而键合线的使用带来了一系列的弊端。首先，芯片之外需要留出额外的空间给键合线，基底也要留出接触焊盘的位置，从而增大了封装的表面积，不利于集成电路的进一步小型化。其次，芯片103要有比芯片102更大的平面面积，以露出芯片103上表面的部分区域来配置和键合线电耦接的接触焊盘。同理，芯片102要有比芯片101更大的平面面积，以露出芯片102上表面的部分区域来配置和键合线电耦接的接触焊盘。对芯片的平面面积的限制，使得3D技术很难广泛推广应用。再次，键合线通常很细很长，阻抗偏大，能耗也偏大，同时键合线上的电感电容等寄生参数具有不可预料性。而当芯片封装结构100应用于大功率电源系统时，制作有大功率分立器件的芯片需要有较高的载流能力，连接阻抗应尽量小。最后，键合线一般是金线，从而大大提高了成本。 

发明内容

为了解决前面描述的一个问题或者多个问题，本发明提出一种尺寸紧凑、低成本的多芯片封装结构。 

根据本发明一实施例的堆叠式芯片封装结构，包括引线框架以及垂直堆叠在一起的第一倒装芯片、第二倒装芯片、第三倒装芯片。其中第一倒装芯片通过焊料凸块粘贴并电耦接至引线框架的下表面，第二倒装芯片通过焊料凸块粘贴并电耦接至第一倒装芯片，第三倒装芯片通过焊料凸块粘贴并电耦接至引线框架的上表面。 

在一个实施例中，第一倒装芯片包括金属层，第二倒装芯片通过第一倒装芯片的金属层电气连接到引线框架，第二倒装芯片通过第一倒装芯片的金属层电气连接到第三倒装芯片。 

在一个实施例中，引线框架包括第一引脚，第二引脚，第三引脚以及第四引脚，第一倒装芯片包括第一端子，第二端子，以及控制端子，其中第一端子通过焊料凸块电耦接至引线框架的第一引脚，第二端子通过焊料凸块电耦接至引线框架的第二引脚，第三倒装芯片包括第一端子，第二端子，以及控制端子，其中第一端子通过焊料凸块电耦接至引线框架的第一引脚，第二端子通过焊料凸块电耦接至引线框架的第三引脚，第二倒装芯片包括第一输出端子和第二输出端子，其中第一输出端子通过焊料凸块电耦接至第一倒装芯片的控制端子，第二输出端子依次通过第一倒装芯片和第二倒装芯片之间的焊料凸块、第一倒装芯片的金属层、第一倒装芯片和引线框架的第四引脚之间的焊料凸块、以及引线框架的第四引脚和第三倒装芯片之间的焊料凸块电耦接至第三倒装芯片的控制端子，引线框架还包括第五引脚，第二倒装芯片进一步包括输入端子，其中第二倒装芯片的输入端子依次通过第一倒装芯片和第二倒装芯片之间的焊料凸块、第一倒装芯片的金属层、第一倒装芯片和引线框架第五引脚之间的焊料凸块电耦接至引线框架的第五引脚。