[发明专利]半导体结构及其制造方法

权利要求书

1.一种半导体结构，包括：

一第一芯片，包括：

相互平行设置的N条第一导线，N为正整数；

相互平行设置的M条第二导线，垂直位于该多条第一导线的上方，其中该多条第二导线和该多条第一导线形成一重叠区域，M为正整数；

相互平行设置的N条第三导线，位于该多条第二导线上方，且与该多条第二导线垂直而与该多条第一导线平行，该多条第三导线至少分成两部份分别位于该重叠区域中一对角方向的一第一区域和一第三区域；

N个第一通孔(first Via)，分别连接该多条第一导线；

M组第二通孔(second Via)，分成两部份分别位于该重叠区域中另一对角方向的一第二区域和一第四区域，并分别连接该多条第二导线；和

N组第三通孔(third Via)，分成两部份分别位于该第一区域和该第三区域，并分别连接该多条第三导线；和

一第二芯片，该第一芯片是与该第二芯片对组。

2.根据权利要求1所述的半导体结构，更包括：

多个导垫，位于该多组第二通孔和该多组第三通孔上方，且每个导垫是与每组第二通孔或每组第三通孔电性连接。

3.根据权利要求1所述的半导体结构，其中每组第二通孔包括至少2个通孔，对应该多条第二导线与该多条第一导线至少2个交错(intersection)位置，并连接同一条该第二导线。

4.根据权利要求1所述的半导体结构，其中每组第三通孔包括至少2个通孔，对应该多条第三导线与该多条第二导线至少2个交错(intersection)位置，并连接同一条该第三导线。

5.根据权利要求1所述的半导体结构，其中第1条至第N/2条的第三导线位于该第一区域，第(N+1)/2条至第N条的第三导线位于该第三区域，其中每条第三导线的长度小于每条第一导线的长度的一半。

6.根据权利要求1所述的半导体结构，其中该第二芯片上包括多个连接垫(bonding pads)，对组于该第一芯片后，是与该多组第二通孔和该多组第三通孔电性连接。

7.根据权利要求1所述的半导体结构，其中该第一芯片包括一存储器阵列芯片，该第二芯片包括一外围电路芯片。

8.一种半导体结构的制造方法，包括：

提供一第一芯片，包括：

平行设置N条第一导线，N为正整数；

平行设置M条第二导线，垂直位于该多条第一导线的上方，其中该多条第二导线和该多条第一导线形成一重叠区域，M为正整数；

形成N个第一通孔，分别连接该多条第一导线；

平行设置的N条第三导线于该多条第二导线上方，且与该多条第二导线垂直而与该多条第一导线平行，该多条第三导线至少分成两部份分别位于该重叠区域中一对角方向的一第一区域和一第三区域；

形成M组第二通孔，分成两部份分别位于该重叠区域中另一对角方向的一第二区域和一第四区域，并分别连接该多条第二导线；和

形成N组第三通孔，分成两部份分别位于该第一区域和该第三区域，并分别连接该多条第三导线；和

提供一第二芯片，并对组该第一芯片与该第二芯片。

9.根据权利要求8所述的制造方法，其中提供该第一芯片的步骤更包括：

形成多个导垫于该多组第二通孔和该多组第三通孔上方并与之电性连接。

10.根据权利要求8所述的制造方法，其中所形成的每组第二通孔包括至少2个通孔，对应该多条第二导线与该多条第一导线至少2个交错位置，并连接同一条该第二导线。

11.根据权利要求8所述的制造方法，其中所形成的每组第三通孔包括至少2个通孔，对应该多条第三导线与该多条第二导线至少2个交错位置，并连接同一条该第三导线。

12.根据权利要求8所述的制造方法，其中该第二芯片包括多个连接垫(bonding pads)，对组该第一芯片与该第二芯片时，是使该多个连接垫与该多组第二通孔和该多组第三通孔电性连接。