[发明专利]针对大电容的高速低功耗SRE电路有效

专利信息
申请号: 201210103805.X 申请日: 2012-04-10
公开(公告)号: CN103368558A 公开(公告)日: 2013-10-23
发明(设计)人: 叶珍华;杨海钢;程小燕 申请(专利权)人: 中国科学院电子学研究所
主分类号: H03K19/094 分类号: H03K19/094
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 宋焰琴
地址: 100080 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 针对 电容 高速 功耗 sre 电路
【说明书】:

技术领域

发明属于开关电容电路技术领域,具体涉及一种针对大电容的高速低功耗摆率增强(SRE)电路,本发明应用于高精度的电容式微机电系统(MEMS)传感器的读出电路,如微加速度计和微陀螺仪等。

背景技术

微机电系统传感器因具有体积小、重量轻、价格便宜和功耗低等优点而备受青睐。其中,MEMS电容式传感器是一种被广泛应用的传感器,通过感应传感器中电容的变化量来直接反映外界待测物理量的大小,常应用在电容式压力传感器、加速度计和陀螺仪中。加速度计和陀螺仪是一种被广泛应用的惯性传感器,在当今民用和军用系统如国防技术、航空航天、汽车电子、工业控制和卫星火箭等领域具有广泛的需求,且对它们的精度、线性度和反应速度有很高的要求,以保证运行的质量、稳定性和性能。

MEMS电容式传感器通过可运动的微质量块构成的可变电容来感应电容变化量,当加速度作用于微质量块时,可变电容的值发生改变,用读出电路检测出可变电容的变化量来间接检测出其所受到的加速度的大小。为了获得较高的灵敏度并减小接口电路的复杂性,在设计中都采用增加电极面积和减小电极间距来获得较高的等效电容,等效电容值在上百pF的量级,如此大的负载电容对读出电路中运放的驱动能力和直流增益要求很高,导致运放的设计相当复杂,而且面积和功耗也随之大大增加。目前大多数电路都采取片外电源等方式来对可变大电容进行充放电,此种方法集成度低,且功耗大,无法满足电路系统高集成度和低功耗的要求。因此如何保证接口电路的高信号摆率,对等效电容进行快速充放电,实现快速感应成为实现高响应速度、高集成度、低功耗的电容式传感器接口电路必须解决的问题。

发明内容

(一)要解决的技术问题

本发明所要解决的技术问题是提供一种快速充放电SRE电路,以实现微电容读出电路高响应速度和低功耗。

(二)技术方案

为解决上述技术问题,本发明提出一种SRE电路,其包括:输出泄放电路,连接该SRE电路的外部电气元件,用于向所述外部电气元件充电或放电;控制电路,连接所述输出泄放电路,用于根据从外部输入的差分信号分别产生控制信号,并将所述控制信号输出给所述输出泄放电路,使所述输出泄放电路对外部电气元件进行充电或放电的控制。

根据本发明优选实施方式,所述控制电路包括第一控制电路和第二控制电路,其分别连接所述输出泄放电路,并根据所述从外部输入的差分信号分别产生第一控制信号和第二控制信号,使所述输出泄放电路对外部电气元件进行充电或放电的控制。

根据本发明优选实施方式,所述输出泄放电路包括两个输出泄放管,其分别受第一控制电路和第二控制电路产生的第一控制信号和第二控制信号的控制,用于对所述外部电气元件进行充电或放电控制。

根据本发明优选实施方式,所述两个输出泄放管分别为NMOS输出泄放管和PMOS输出泄放管,并且其漏端相连;当第一控制信号大于NMOS输出泄放管的阈值电压时,该NMOS输出泄放管导通,以对所述外部电气元件进行放电;当第二控制信号大于PMOS输出泄放管的阈值电压时,该PMOS输出泄放管导通,以对所述外部电气元件进行充电。

根据本发明优选实施方式,所述第一控制电路由第一电流镜、PMOS差分输入对管、NMOS负载对管构成,并连接至所述NMOS输出泄放管的栅极,以控制该NMOS输出泄放管的开闭。

根据本发明优选实施方式,所述第二控制电路由第二电流镜、NMOS差分输入对管、PMOS负载对管构成,并连接至所述PMOS输出泄放管的栅极,以控制所述PMOS输出泄放管的开闭;

根据本发明优选实施方式,还包括全局控制电路,该全局控制电路包括多个开关,所述多个开关由一对反相信号控制,用于所述SRE电路与外部电路的连接关系及该SRE电路的功耗进行控制。

根据本发明优选实施方式,还包括:两个输入端,由正输入端和负输入端组成,用于输入所述差分信号;一个输出端,用于连接所述外部电气元件;一个电源,用于为所述SRE电路提供电源。

根据本发明优选实施方式,在所述第一控制电路中,所述两个输入端通过开关分别连接至所述PMOS差分输入对管的栅极,该PMOS差分输入对管的源端和所述第一电流镜的正端相连,该第二电流镜的负端连接到所述电源;所述PMOS差分输入对管的漏端分别连接到所述NMOS负载对管的漏端,所述NMOS负载对管的源端都接地;所述NMOS负载对管的NMOS管的漏端和所述PMOS差分输入对管的PMOS管的漏端连接到所述NMOS输出泄放管的栅极,输出第一控制信号。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院电子学研究所,未经中国科学院电子学研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210103805.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top