[发明专利]基于SAT的命题投影时序逻辑限界模型检测方法

说明书

技术领域

本发明属于计算机应用技术领域，主要涉及系统形式化验证技术领域，尤其涉及命题投影时序逻辑(PPTL)和限界模型检测(BMC)，具体是一种基于SAT的命题投影时序逻辑限界模型检测方法。主要应用于工业，军事，农业，科研等领域设计的软硬件系统正确性的形式化验证，以及各类通信协议安全性，可靠性的形式化验证。

技术背景

随着Intemet的发展和工业界需求的不断提高，各种计算机应用软件，硬件电路的设计复杂度与日俱增，网络通信技术也是日新月异，这些系统的正确性，安全性和可靠性已经受到科学界和工业界越来越多的关注。定义在严密的数学和逻辑基础上的形式化方法成为解决这一问题的有力工具，与此同时，计算机技术的快速发展使得利用计算机来确保软硬件系统及通信协议的正确性，安全性和可靠性成为一种有效的途径，本发明正是在这个领域进行的一些研究和创新。形式化验证起源于20世纪60年代的软件危机。80年代初，Pnueli将时态逻辑引入到反应式程序的验证，美国的Clark和Emerson，法国的Quielle和Sifakis分别独立提出了模型检测(MC)方法，并实现了对并发系统的自动验证，使得形式化验证技术有了很大的进展。在形式化验证发展的基础上，形成了两类主要的方法，一类是以逻辑推理为基础的演绎验证(Deductive Verification)，另一类是以穷尽搜索为基础的模型检测(Model Checking)。

模型检测是将要验证的系统表示成有限状态机，将待验证的性质用时序逻辑公式描述，然后，遍历有限状态机以验证系统是否满足性质的过程。有限状态机模型通常采用Kripke结构。作为一种强大的可信自动化验证技术，模型检测已在很多领域得到了广泛的应用。模型检测的优点是：全自动进行，无须人机交互。当断定某性质不满足时，模型检测能提供反例，以便于定位设计错误。凭借时态逻辑强大的描述能力，模型检测能够对各种复杂的时序性质进行验证。但是模型检测也有自己的缺点——状态空间爆炸问题。所谓状态空间爆炸问题，主要指的是系统状态数随着系统规模的增加呈指数增长的问题，所以本领域的研究人员不断地采用各种方法减少搜索的状态数。常用的方法有符号模型检测，组合模型检测及限界模型检测等技术。

限界模型检测技术BMC是继符号模型检测后的又一重要进展，该技术是由Biere等在1999年提出。限界模型检测的主要思想是：在给定的步数k内，考察性质是否满足。若不能确定性质是否存在，则提高k值，重新进行检测。在每一个检测周期内，限界模型检测问题被转化为命题可满足性问题SAT。SAT问题虽然已被证明是NP-complete问题，但在实际应用中却很有效。

在模型检测中，时序逻辑作为一种规范语言(Specification Language)已被广泛地应用于数字电路系统，软件工程，通信协议等领域的形式化验证中。从时间的角度讲，时序逻辑主要有三大分支：线性时序逻辑(LTL)，分支时序逻辑(CTL)以及区间时序逻辑(ITL)。作为模型检测中常用的性质描述语言，CTL和LTL在表达能力上各有千秋，都能表达出一些对方无法表达的性质。事实上，CTL和LTL的描述能力都有一定的局限性，至少有两种类型的性质是CTL和LTL都无法描述的：(1)实时性相关性质，例如，性质P在第100个状态成立或者P在第100个状态之后，第200个状态之前成立；(2)闭包性质P，进而导致使用模型检测对系统的正则性质的验证比较困难。投影时序逻辑(PTL)是一种用于描述离散区间或时段的逻辑系统，它是时序逻辑的一个分支，是区间时序逻辑(ITL)的扩展。命题投影时序逻辑(PPTL)作为扩展后的区间时序逻辑PTL的命题逻辑子集，是一种基于区间的时序逻辑，其表达能力等价于full正则语言。此外，PPTL可以方便地描述实时性相关的性质。命题投影时序逻辑强大的描述能力以及自身的语法结构特点，使得该逻辑适合被用作模型检测中的性质描述语言。

由于CTL和LTL的表达能力有限，模型检测方法也存在状态空间爆炸的问题，而现有的技术中没有同时针对这两个问题的解决方法，因此提出一种可以同时有效解决这两个问题的方法刻不容缓。

发明内容

本发明针对规范语言CTL和LTL表达能力有限以及模型检测中产生的状态空间爆炸问题，提出了一种性质表达能力更强并且可有效缓解状态空间爆炸的基于SAT的命题投影时序逻辑PPTL限界模型检测BMC方法。

本发明是一种基于SAT的命题投影时序逻辑限界模型检测方法。具体检测步骤包括：