[发明专利]于穿硅通孔的背面薄化工艺中防止铜污染的方法

说明书

技术领域

本发明涉及一种穿硅通孔(through silicon via，TSV)，特别是有关一种于穿硅通孔的背面薄化工艺中防止铜污染的方法。

背景技术

穿硅通孔是一种贯穿硅基材的导体结构，缩短芯片电极之间的互连。采用这种方式可以大幅缩小芯片尺寸，提高芯片的晶体管密度，改善层间电气互联性能，提升芯片运行速度，降低芯片的功耗。

现有技术的制造TSV结构的方法有穿孔优先制作(Via-First)、穿孔中间制作(Via-Middle)、或穿孔最后制作(Via-Last)技术。其制作方法大体上是先在各芯片预定处形成垂直通孔，再于各通孔内形成绝缘层，于绝缘层上形成晶种层，然后以电镀方法将通孔填满金属，再进行「基板背面薄化工艺」，将晶背研磨到使穿硅通孔的一端显露出来。例如图1所示，于硅基板10上设置有介电层12。硅基板10厚度约为775微米(μm)。穿硅通孔14及穿硅通孔16直通介电层12与硅基板10而设置。穿硅通孔14和穿硅通孔16于硅基板10中的深度分别约为57微米及53微米。穿硅通孔14和穿硅通孔16各包括二氧化硅层22、钽(Ta)层24和铜层26。使用黏着层18将硅基板10的正面11(也就是有介电层12的一面)与载板20黏合。由硅基板10的背面13使用例如化学机械抛光工艺进行研磨以薄化硅基板10，得到如图2所示的平面15，露出穿硅通孔14和穿硅通孔16，并且，研磨后的穿硅通孔14的端部和穿硅通孔16的端部位于相同平面15上，换个角度看(由背面13来看)，有相同的高度，例如二者位在硅基板10内的深度约为52微米。然后，如图3，再通过一蚀刻工艺移除一个厚度的硅基板10，以露出更大部分的穿硅通孔14和穿硅通孔16。剩下的硅基板10厚度可为例如约50微米。

研磨的困难度与通孔材料、通孔节距、及通孔直径有关。通孔材料的抹污(smear)、裂开、及厚度控制的准确度也和研磨困难度有很大的关系。一般来说，对于通孔材料为多晶硅、铜和钨的情形，研磨困难度是钨最困难，多晶硅最简单，铜在钨和多晶硅之间。对于节距而言，大的节距比小的节距容易研磨。对于通孔直径而言，小的直径比大的直径容易研磨。

在由硅基板10的背面13进行研磨至露出铜层26时，此时是同时对硅材质与铜材质研磨，硅的材质较脆(fragile)易裂而产生裂缝，而铜的材质具有延展性(ductile)，结果容易引起铜抹污(smear)到旁边硅层表面或裂缝中的现象，如图4所示平面示意图中虚线圈住处28，这样容易引起铜污染的问题。

因此，仍需要一种新颖的方法以避免如上述的铜污染问题。

发明内容

本发明于是提供一种于穿硅通孔的背面薄化工艺中防止铜污染的方法，以解决先前工艺之不足与缺点。

根据本发明的一个优选实施例，本发明披露一种于穿硅通孔的背面薄化工艺中防止铜污染的方法。首先，提供一半导体基板。半导体基板具有一正面与一背面。半导体基板包括一硅层位于背面。由半导体基板的正面往背面方向直通到硅层中设置有至少一穿硅通孔。该至少一穿硅通孔包括一铜金属层、一阻障层及一绝缘层。阻障层包括一具有比硅层高的研磨磨擦系数的材料，以做为一研磨停止层。然后，将半导体基板以正面与一载板结合。于半导体基板的背面的硅层进行研磨，直到硅层于第一穿硅通孔上具有一预定厚度、或是研磨超过预定厚度时研磨到研磨停止层为止。然后，对上述研磨后的半导体基板的背面的硅层进行蚀刻以再部分移除硅层而露出一部分高度的该至少一穿硅通孔。

根据本发明的另一个优选实施例，本发明披露一种于穿硅通孔的背面薄化工艺中防止铜污染的方法。首先，提供一半导体基板。半导体基板具有一正面与一背面。半导体基板包括一硅层位于背面。由半导体基板的正面往背面方向直通到硅层中设置有一第一穿硅通孔及一第二穿硅通孔。第一穿硅通孔于硅层中的深度比第二穿硅通孔于硅层中的深度深。第一穿硅通孔包括一铜金属层、一阻障层及一绝缘层。阻障层包括一具有比硅层高的研磨磨擦系数的材料，以做为一研磨停止层。然后，将半导体基板以正面与一载板结合。于半导体基板的背面进行研磨直到研磨到研磨停止层为止。然后，对上述研磨后的半导体基板的背面的硅层进行蚀刻以再部分移除硅层而露出一部分高度的第一穿硅通孔及一部分高度的第二穿硅通孔。