[发明专利]具有应力缓冲体的半导体封装结构

说明书

技术领域

本发明涉及半导体封装结构，特别是涉及一种具有应力缓冲体的半导体封装结构，可避免封装后封装结构因高低温循环而发生的翘曲现象。

背景技术

为了要在有限的面积中达到更高的存储容量，动态随机存取存储器(Dynamic Random Access Memory，DRAM)架构开始朝向立体的堆叠式封装技术(3D stacked package)发展，此封装技术的原理在于将多个互连的存取芯片(die)堆叠在一单一的封装载体上，如此将可在同样的面积范围内达到数倍的储存容量。

在封装结构中，芯片的输出入端(I/O)须与外部的封装体电性互连，其多是通过打线接合(wire bonding)方式将芯片上的接合垫(pad)与封装载板上的接合指(finger)电性连接。在打线接合后，封装结构中尚须进行一模封工艺以填入模封材料，使得内部的芯片与外部隔绝。上述模封材料会受到固化将封装结构的裸露部位(如芯片的有源区域、接合线等)全部密封，使其不受外界的影响。完成封装工序的整个封装结构之后则可透过其底面的焊锡凸块(或称为锡球)来与一外部装置(如一电路板)电性连接。

对封装工艺来说，信赖度测试(reliability test)是其中相当重要的一环。封装结构由于其所使用的模封材料与载板本身多为两种不同的材料，故容易受到冷热环境的影响。在高低温循环测试中，因为材料热膨胀系数(Coefficient of thermal expansion，简称CTE)的不同，封装结构的各部位会受到往复的拉伸与收缩应力影响，而使封装体产生翘曲(warpage)的现象。此翘曲现象易使封装结构上已与外部装置连结的焊锡凸块疲劳破裂，进而脱结导致电性失效。

目前业界对于上述翘曲问题有数种解法，如使用热膨胀系数与载板较为相近的模封材料、改变芯片厚度或载板的厚度、采用芯片贴装薄膜(die attachedfilm，DAF)工艺、或是在微型球栅列阵(Micro BGA)结构的场合中利用一弹性体作为缓冲材料等。

有别于上述背景技术的作法，本发明提供了一种新颖的半导体封装结构，其透过在模封工序中产生应力缓冲结构来有效减缓翘曲的问题。

发明内容

有鉴于背景技术中因高低温热循环所易引发的翘曲问题，本发明的主要目的在提供一种新颖的半导体封装结构，其通过在载板底面设置应力缓冲体来代替焊锡凸块承受应力，以避免焊锡凸块因疲劳破裂而导致连接失效问题。

根据本发明的优选实施例，本发明提供了一种半导体封装结构，其包含一周缘部位具有多个模流注入口的载板、一个以上的芯片设在所述载板顶面、一模封体覆盖在所述载板与所述芯片上、多个焊锡凸块设在所述载板底面上、以及多个应力缓冲体设在所述载板底面上。

本发明通过简单的结构改良以及既有的模封工序直接在载板底部形成应力缓冲体，分担封装结构在低温时所承受的压应力，可有效避免疲劳破坏等问题，并显着节省封装工序的时间与成本。

附图说明

图1绘示出依据本发明优选实施例中一封装载板的顶面示意图。

图2绘示出依据本发明优选实施例中一封装载板的底面示意图。

图3绘示出依据本发明另一优选实施例中一封装载板的顶面示意图。

图4绘示出依据本发明另一优选实施例中一封装载板的底面示意图。

图5绘示出依据本发明优选实施例中所欲进行封装的载板与芯片置于模具中的横断面示意图。

图6绘示出依据本发明优选实施例中一封装结构的横断面示意图。

其中，附图标记说明如下：

100             封装载板         110b    芯片

100a            内核层           111     胶材

100b            阻焊层           113     接合线

101a            接合指           115a    接合垫

101b            接合指           115b    接合垫

103             模流注入口       120     模套

105             焊锡凸块         121     开口

106             封装体           122     空间