[发明专利]半导体芯片与封装结构以及其形成方法

说明书

技术领域

本发明是涉及一种半导体芯片与封装结构以及其形成方法，特别来说，是涉及了一种可以避免填充材料不均匀与空洞形成的方法。 

背景技术

在现代的资讯社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。 

一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线。然后，在进行一般的测试步骤以测试内部元件是否能顺利运作。接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printed circuit board，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。 

为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体元件，相关厂商开发出许多半导体晶片的堆叠技术，包括了覆晶封装(flip-chip)技术、多晶片封装(multi-chip package，MCP)技术、封装堆叠(package on package，PoP)技术、封装内藏封装体(package in package，PiP)技术等，都可以通过晶片或封装体间彼此的堆叠来增加单位体积内半导体元件的集成度。近年来又发展一种称为穿硅通孔(through silicon via，TSV)的技术，可促进在封装体中各芯片间的内部连结(interconnect)，以将堆叠效率进一步往上提升。 

然而，在现有的封装技术中，利用穿硅通孔来堆迭封装的结构，仍面临着许多问题。请参考图1，所示为公知技术中利用穿硅通孔来进行立体堆叠示意图。如图1所示，公知的立体封装中是用来堆叠芯片100与芯片102，其中芯片102具有穿硅通孔104。通过重布线路层(redistribution layer，RDL)106、接触垫108、焊垫109与接触垫110，芯片102可与下方的芯片100进行电连接。同时，芯片102与芯片100之间也会注入绝缘的填充材料(underfill)112，而完成封装的结构。然而，由于现有封装尺寸持续要求微小化，芯片100与芯片102之间的距离的标准约在15微米至20微米之间，甚至更小。习知例如是通过毛细现象而注入填充材料112的方法不仅费时费工，也常常会遇到例如填充情况不均匀或容易产生空洞(void)等缺陷。 

发明内容

因此，本发明提供了一种半导体芯片与封装结构，以及其形成方法，以克服前述问题。 

根据本发明的一个实施方式，本发明提供了一种半导体芯片，包含基底、穿硅通孔、上凸块以及下凸块。基底具有上表面以及相对于上表面的下表面。穿硅通孔设置于基底中，贯穿上表面以及下表面。上凸块设置于上表面上，并与穿硅通孔电性连接。下凸块设置于下表面上，并与穿硅通孔电性连接。图案化层设置于上凸块上，图案化层具有开孔，且开孔与下凸块的宽度相同。 

根据本发明的另外一个实施方式，本发明还提供了一种半导体封装结构，包含至少两个前述的半导体芯片，其中一个芯片的下凸块会嵌合在另外一个芯片的图案化层的开孔中。 

根据本发明的另外一个实施方式，本发明提供了一种形成半导体芯片的方法。首先提供基底，具有上表面以及相对于上表面的下表面。接着在基底的上表面上形成上凸块，以及在基底中形成穿硅通孔，其中穿硅通孔贯穿上表面以及下表面，且电性连接上凸块。然后在基底的所述上凸块上形成图案化层，图案化层具有开孔。最后在基底的上表面上形成下凸块，其中下凸块电性连接穿硅通孔，且开孔与下凸块的宽度相同。 

根据本发明的另外一个实施方式，本发明还提供了一种形成半导体封装 结构的方法。首先以前述方法形成至少两个半导体芯片后，将其中一个芯片的所述下凸块嵌合在另外一个芯片的所述图案化层的所述开孔中。 

本发明所提供的半导体芯片以及封装结构，是通过将图案化光敏层的开孔与下凸块的宽度一致，因此进行堆叠封装时，两个芯片可以完美的嵌合。如此一来，本发明不需要额外再形成填充材料，也从而避免了填充材料容易有空洞或不均匀等的缺陷。 

附图说明