[发明专利]提供具有多阻挡层的金属栅极器件的技术

说明书

技术领域

本发明一般地涉及半导体领域，更具体地来说，涉及一种半导体器件。

背景技术

随着在一些IC设计中技术节点的缩小，一直期望用金属栅电极替换传统的多晶硅栅电极，从而通过部件尺寸减小改进器件性能。提供金属栅极结构(例如，包括金属栅电极而不是多晶硅)提供了一种解决方案。一种形成金属栅叠层的工艺被称为“后栅极”工艺，在该工艺中，“最后”制造最终的栅叠层，这实现了减少在形成栅叠层之前实施的后续工艺的数量，该后续工艺包括高温处理。另外，随着晶体管尺寸的减小，可能减小栅极氧化物的厚度从而通过栅极长度减小维持性能。为了减少栅极泄漏，还可以使用高介电常数(高k或HK)栅极绝缘体层，该高介电常数栅极绝缘体层容许保持与通过用在更大的技术节点中的典型栅极氧化物提供的相同的有效厚度。

然而，当采用高k介电材料和金属形成栅叠层时，当出于该目的集成工艺和材料时可能会出现各种问题。例如，可能由高k介电材料和金属之间的阻挡层(有时被称为“保护层”)的特性导致器件可靠性问题。在另一个实例中，独立地和正确地调整NMOS晶体管和PMOS晶体管的功函数可能成为一种挑战。

发明内容

本发明的一个更广泛的形式涉及具有金属栅极的半导体器件。示例性半导体器件包括：半导体衬底；HK介电层，形成在半导体衬底上方；多个金属化合物阻挡层，形成在HK介电层的顶部上方，其中，每个阻挡层都具有不同的化学成分；以及在多个阻挡层上方沉积金属栅极层的叠层。

本发明的实施例的另一个更广泛的形式涉及具有金属栅极的半导体器件，该半导体器件包括：半导体衬底；界面层，形成在半导体衬底上方；HK介电层，形成在界面层上方；第一阻挡层，形成在HK介电层上方；第二阻挡层，形成在第一阻挡层上方，其中第一阻挡层和第二阻挡层包含相同的金属化合物材料，而且其中，第一阻挡层和第二阻挡层具有不同的化学配比；以及在第二阻挡层上方沉积的金属栅极层的叠层。

本发明的实施例的又一个更广泛的形式涉及制造半导体器件的方法。该方法包括提供半导体衬底；在半导体衬底上方沉积高k(HK)介电层；在HK介电层上方沉积第一金属化合物阻挡层；在第一金属化合物阻挡层上方沉积第二金属化合物阻挡层，其中，第一金属化合物阻挡层和第二金属化合物阻挡层通过不同的、各自的沉积工艺由相同的材料形成；以及在第一金属化合物阻挡层和第二金属化合物阻挡层上方沉积金属栅极层的叠层。

为了解决现有技术中存在的技术问题，根据本发明的一方面，提供了一种具有金属栅极的半导体器件，包括：半导体衬底；源极部件和漏极部件，位于所述半导体衬底上方；以及栅叠层，位于所述半导体衬底上方并被设置在所述源极部件和漏极部件之间；其中，所述栅叠层包括：高k(HK)介电层，形成在所述半导体衬底的上方；多个金属化合物阻挡层，形成在所述HK介电层的顶部上；其中，所述阻挡层的每个都具有不同的化学成分；以及金属栅极层的叠层，沉积在所述多个阻挡层的上方。

在该半导体器件中，所述多个阻挡层包括：第一阻挡层和第二阻挡层，而且其中，所述第一阻挡层和所述第二阻挡层包含TiN(或金属氮化物)。

在该半导体器件中，所述阻挡层中的至少一个包括：原子层沉积(ALD)层。

在该半导体器件中，所述阻挡层中的至少一个包括：物理汽相沉积(PVD)层。

在该半导体器件中，通过非直接等离子体沉积技术来设置接近所述HK介电层的阻挡层。

在该半导体器件中，远离所述HK介电层的阻挡层比接近所述HK介电层的阻挡层具有更强的金属扩散阻止特性。

在该半导体器件中，所述阻挡层的每个都包含TiN，并且其中，所述阻挡层的每个都具有不同的氮比率。

该半导体器件进一步包括：界面层，所述界面层位于所述衬底和所述HK介电层之间。

根据本发明的另一方面，提供了一种具有金属栅极的半导体器件，包括：半导体衬底；界面层，形成在所述半导体衬底的上方；高k(HK)介电层，形成在所述半导体衬底的上方；第一阻挡层，形成在所述HK介电层的上方；第二阻挡层，形成在所述第一阻挡层的上方；其中所述第一阻挡层和第二阻挡层包含相同的金属化合物材料；而且其中所述第一阻挡层和所述第二阻挡层具有不同的化学配比；以及金属栅极层的叠层，沉积在所述第二阻挡层的上方。

在该半导体器件中，所述第一阻挡层包含原子层沉积的(ALD)TiN。

在该半导体器件中，所述第二阻挡层包括：N与Ti的比率大于1∶1的物理汽相沉积的(PVD)TiN层。