[发明专利]数字数据处理方法及数字数据传输系统

说明书

技术领域

本发明是关于一种数据传输系统以及数据传输方法；特别是一种数字数据传输系统以及数字数据传输方法。

背景技术

在目前串行列接(Serial Link)传输技术中，输出端在输出一位元组(Byte)前须对其编码，以产生一待解码位元组。解码端则是在收到待解码位元组之后，根据输出端的编码演算法判断待解码位元组是包含数据或是指令。在进行编码时，现有编码技术通常是将该些八位元的数字数据或数字指令转换为九位元或十位元的待解码位元组。上述待解码位元组多出来的位元供解码端判定数据的种类。

上述根据将八位元的数字数据或数字指令转换为十位元待解码位元组的传输技术包含用于PCI-E的8b10b编码以及最小化传输差分信号(Transition Minimized Differential Signaling，TMDS)。上述用于PCI-E技术所产生的待解码位元组通常具有相同数目的0和1，因此可达成直流平衡(DC Balance)的信号传输要求。此外，用于PCI-E技术所产生的待解码位元组并不包含过长连续排列的0或1。另一方面，最小化传输差分信号技术所产生的待解码位元组则是具有最少的电压位准切换(Data Transition)，以避免信号在传输过程中产生过多的电磁干扰的影响。

此外，根据将八位元的数字数据或数字指令转换为九位元待解码位元组的传输技术则已用于MIPI(Mobile Industry Processor Interface)。相较于上述编码方法，MIPI技术所产生的待解码位元组具有较少的额外信息(Overhead)，因此具有较高的数据传输率。

然而，上述现有编码技术所产生的待解码位元组皆未能对数据传输时所遭遇的路径损失(Channel Loss)做出补偿。因此，待解码位元组在传输过程中仍会因位元信号相互干扰(又称符际干扰，Inter Symbol Intereference)而失真，并造成接收端信号错误率上升。由此可见，如何在提升数据传输率的同时降低接收端信号错误率，是目前串行列接传输技术的重要课题。

发明内容

本发明的目的是提供一种数字数据传输系统及数字数据处理方法，以简化数字数据及数字指令的编码和解码方式并由此简化编码模块及解码模块的结构。

本发明的目的是提供一种数字数据传输系统及数字数据处理方法，以简化设定等化器的设定方式并由此减少数据传输的数据毁损。

本发明的数字数据传输系统包含编码端处理器、储存模块、编码模块、解码端处理器、等化器及解码模块，其中储存模块包含复数字元组。编码模块是根据编码端处理器所输出的传输指令自位元组中选出其中之一。编码模块将侦测被选出位元组的第一位元并同时根据位元组的类别产生辨识位元。编码模块之后将辨识位元设置于位元组的第一位元之前以通过网络将待解码位元组传输至解码模块。

解码模块所收到的待解码位元组包含相邻的第一位元及第二位元。解码端处理器将于解码模块测得待解码位元组的第一位元及第二位元相同后，根据待解码位元组的位元组设定等化器的设定参数。

首先，编码模块将根据传输指令自指令位元组中选出起始位元组，并侦测起始位元组的第一位元以产生对应的辨识位元。上述对应起始位元组的辨识位元相同于起始位元组的第一位元。编码模块随后将辨识位元设置于起始位元组的第一位元之前以产生待解码位元组。

随后，编码模块将根据传输指令自复数指示位元组中选出至少一个设定位元组，编码模块之后根据传输指令自复数指示位元组中选出至少一个设定位元组，编码模块随后将辨识位元设置于设定位元组的第一位元前以产生待解码位元组。

接着，编码模块将根据传输指令自复数指示位元组中选出至少一个结束位元组，编码模块之后根据传输指令自复数指示位元组中选出至少一个结束位元组，编码模块随后将辨识位元设置于结束位元组的第一位元之前以产生待解码位元组。

在编码模块输出包含的待解码位元组后，编码模块将自位元组中选出复数数据位元组。编码模块之后侦测数据位元组的第一位元并产生对应辨识位元，其中辨识位元相异于数据位元组的第一位元，编码模块随后将辨识位元设置于数据位元组的第一位元之前以产生待解码位元组。

附图说明

图1所示为本发明数字数据传输系统的示意图，传输包含起始位元组的待解码位元组；

图2所示为本发明数字数据传输系统的示意图，传输包含设定位元组的待解码位元组；

图3所示为本发明数字数据传输系统的示意图，传输包含结束位元组的待解码位元组；