[发明专利]晶体管及晶体管的形成方法

说明书

技术领域

本发明涉及半导体领域，特别涉及一种晶体管及晶体管的形成方法。

背景技术

在现有的半导体制造工艺中，应力的引入可以改变硅材料的晶格参数，从而改变其能隙和载流子迁移率，因此通过引入应力层来改善晶体管的电学性能成为越来越常用的手段。

在专利号为US7569443B2的美国专利中公开了一种采用嵌入式锗硅(Embedded SiGe)技术提高晶体管的性能的方法，即在需要形成源极和漏极的区域先形成锗硅层，然后再进行掺杂形成晶体管的源极和漏极。由于硅和锗硅的两相界面(Interphase)中存在晶格错配(Lattice Mismatch)，锗硅层会对沟道区产生应力作用，改变其中的硅晶格排布。因此，沟道区中的载流子迁移率得以提高，从而改善晶体管的性能。

对于45纳米工艺节点及以上的半导体制造工艺，为了使晶体管的性能得到更大的提高，现有技术采用将所述应力层制作得更为靠近沟道区以更大地提升沟道区内的应力，具体请参考图1至图3。

首先，参考图1，提供半导体衬底100。

所述半导体衬底100的上表面形成有栅极结构110。在所述半导体衬底100内形成位于所述栅极结构110两侧的第一凹槽120。

然后，参考图2，对所述第一凹槽120进行各向异性湿法刻蚀(Anisotropic Wet Etch)，使所述第一凹槽120向所述栅极结构110下方延伸并向所述半导体衬底100下表面延伸，形成第二凹槽130。

所述第二凹槽130可以具有各种类碗型形状，该类碗型形状在图示的剖面中显示的轮廓是各种形状的类碗型，但均具有延伸至栅极结构下方的部分，例如，利用四甲基氢氧化铵(tetramethylammonium hydroxide，TMAH)溶液进行所述各向异性湿法刻蚀，得到如图2所示的凹槽，该凹槽在图示的剖面中显示的轮廓为具有向栅极结构下方突出的尖角。

然后，参考图3，在所述第二凹槽130中形成应力层140。由于所述应力层140延伸至所述栅极结构110下方，因此，所述应力层更加靠近沟道区，所产生的应力能够带来更明显的作用。

为了得到更大的应力作用，现有技术还采用增大应力层体积的方式。增大应力层的体积就需要增大所述第二凹槽的体积。例如，延长所述各向异性湿法刻蚀的时间以增大所述第二凹槽的体积。然而，刻蚀时间过长容易造成所述第二凹槽的底面面积过小。甚至，如图2中用虚线所示，形成的第二凹槽130′的底部为向所述半导体衬底100的下表面突出的尖角。过小的底面面积不利于后续外延生长形成应力层，而且，应力层的底部出现向下突出的尖角容易对器件的性能造成不良影响。

现有技术还采用一种方式增大第二凹槽的体积，即先扩大所述第一凹槽的体积，由于各向异性湿法刻蚀能够使得所述第一凹槽的底面和侧壁分别向半导体衬底的下表面和向栅极结构下方延伸，从而得到具有延伸至栅极结构下方的部分的第二凹槽，因此，扩大第一凹槽的体积能够相应地扩大第二凹槽的体积也会变大。然而，该方法也需要刻蚀掉更多的半导体衬底材料，延长刻蚀时间。

随着半导体技术的发展，对器件性能的要求越来越高，因此，需要一种晶体管及其形成方法，能够对沟道区产生更大的应力作用，从而进一步地提高载流子的迁移率，改善晶体管的性能。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，源极和漏极更加靠近沟道区，且具有更大的体积，当源极和漏极由掺杂的应力层充当时，能够对沟道区产生更大的应力作用，从而进一步地提高载流子的迁移率，改善晶体管的性能。

为解决上述问题，本发明的实施例提供一种晶体管，包括：半导体衬底；位于所述半导体衬底上表面的栅极结构；以及，位于所述半导体衬底内、且位于所述栅极结构两侧的凹槽；位于所述栅极结构一侧凹槽内的源极；以及位于所述栅极结构另一侧凹槽内的漏极，所述凹槽包括第一部分和第二部分，所述第一部分与所述半导体衬底的上表面连接，所述第二部分与所述第一部分贯通连接并延伸至所述栅极结构的下方。

可选地，所述凹槽内具有掺杂的应力层，位于所述栅极结构一侧凹槽内的掺杂的应力层作为所述源极，位于所述栅极结构另一侧凹槽内的掺杂的应力层作为所述漏极。

可选地，所述第一部分的高度范围是2～40nm，所述第二部分的高度范围是2～100nm。

可选地，所述第一部分的高度范围是10～30nm，所述第二部分的高度范围是30～100nm。

可选地，所述晶体管是PMOS晶体管，所述掺杂的应力层的材料是SiGe。