[发明专利]使源/漏区更接近沟道区的MOS器件及其制作方法

说明书

技术领域

本发明涉及半导体领域，特别涉及使源/漏区更接近沟道区的MOS器件及其制作方法。

背景技术

进入90nm节点后，应变硅技术成为一种通过抑制短沟道效应、提升载流子迁移率来提高MOSFET器件性能的基本技术。提出了诸如浅沟槽隔离（STI）技术、应力接近技术（SPT）、源/漏区硅锗嵌入技术、金属栅应力技术、刻蚀停止层（CESL）技术等应力技术。

在90nm、65nm阶段，PMOS源/漏区硅锗嵌入技术使用包括对源/漏区进行各向异性干法刻蚀，然后在所得到的凹槽中外延生长硅锗的步骤的方法来向沟道提供压应力，从而提高了PMOS的性能。在45nm、32nm阶段，在对源/漏区位置进行刻蚀方面做出了改变，即，利用侧墙作为掩蔽，对源/漏区位置先进行各向异性的干法刻蚀形成凹槽（如图6a所示），然后再通过四甲基氢氧化铵（TMAH）等溶液对上述干法刻蚀出的凹槽进行湿法刻蚀以进一步形成Sigma形凹槽，如图6b所示，其中Sigma形凹槽的底面为{100}面，而两个斜面为{111}面，{111}面在图6b中的起点与侧墙外缘基本对齐。接着在Sigma形凹槽中外延生长硅锗（e-SiGe）。然而，在上述形成Sigma形凹槽的方法中，由于需要先对源/漏区进行各向干法刻蚀而形成较深的凹槽，往往需要相应的掩蔽侧墙厚度较厚，这样即便之后利用TMAH溶液进行湿法刻蚀，由于刻蚀起点在掩蔽侧墙的外缘，所以Sigma槽离沟道相对较远，从而难以使得PMOS器件的性能进一步提升。

发明内容

为了解决上述问题，本发明提出了一种使源/漏区更接近沟道区的MOS器件及其制作方法。通过本发明，使Sigma形凹槽的两个{111}面交界处更加靠近沟道，从而对沟道引入更大的应力。

为此，本发明一方面涉及一种PMOS器件的制作方法，包括以下步骤：提供初始结构，其包括衬底，在衬底中形成的包括沟道区的有源区，以及在沟道区上方形成的栅极叠层；在栅极叠层两侧的有源区中进行离子注入，从而使得部分衬底材料预非晶化以形成非晶态材料层；在栅极叠层两侧形成第一侧墙；以第一侧墙为掩蔽，进行自对准各向异性刻蚀，从而形成凹槽，在第一侧墙下方的非晶态材料层得以保留；利用表现出对非晶态材料层各向同性并且对其刻蚀速率大于或基本等于对衬底材料{100}、{110}面的刻蚀速率但远大于对衬底材料{111}面的刻蚀速率的腐蚀溶液进行湿法刻蚀，从而将第一侧墙下方的非晶态材料层迅速去除，导致在非晶态材料层下方的衬底材料暴露在所述溶液中并被刻蚀，最终形成延伸到栅极叠层下方附近区域的Sigma形凹槽；以及在Sigma形凹槽内外延形成硅锗。

本发明另一方面涉及一种CMOS器件的制作方法，包括使用如上所述的方法形成PMOS以及使用常规方法形成NMOS的步骤。

本发明另一方面涉及一种PMOS器件，包括：衬底；在衬底中形成的包括沟道区的有源区；在沟道区上方形成的栅极叠层；在栅极叠层两侧形成的第一侧墙；在栅极叠层两侧的有源区中形成的非晶态材料层，所述非晶态材料层使得通过利用表现出对非晶态材料层各向同性并且对其刻蚀速率大于或基本等于对衬底材料{100}、{110}面的刻蚀速率但远大于对衬底材料{111}面的刻蚀速率的腐蚀溶液进行湿法刻蚀所形成的Sigma形凹槽延伸到栅极叠层下方附近区域，进而使得外延形成在所述Sigma形凹槽内的硅锗向沟道区引入较常规工艺更大的压应力。

本发明另一方面涉及一种CMOS器件，包括如上述的PMOS以及常规的NMOS。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1a-b、2-5示出根据本发明所形成的器件结构在各阶段的截面图；以及

图6a-6b示出根据现有技术所形成的器件结构的截面图；

应当注意的是，本说明书附图并非按照比例绘制，而仅为示意性的目的，因此，不应被理解为对本发明范围的任何限制和约束。在附图中，相似的组成部分以相似的附图标号标识。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。