[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。

背景技术

当半导体工业将工艺技术演进至90nm以下，相邻的金属互连结构之间的距离变得越来越小，其间产生的电容越来越大，该电容也称寄生电容，该电容不仅影响芯片的运行速度，也对芯片上的器件的可靠性有严重影响。为了减轻这种问题，半导体工艺以低介电材料取代例如氧化硅等高介电常数的层间介质层及金属间介电层，以降低相邻的金属互连结构之间的电容。当工艺技术演进至32-45nm时，电容的问题变得更加严重，业内希望进一步降低层间介质层及金属间介电层的介电常数。

理想情况下，该介电常数可以降低至1.0，这为真空的介电常数，空气的介电常数为1.001，几乎接近真空的介电常数。因此，业内出现了在金属互连结构之间形成空气隙(air gap)，以降低金属互连结构之间的电容耦合。

现有的在半导体结构中形成空气间隙的方法，包括：

参考图1，提供基底100，在所述基底上形成介质层101，所述介质层101中形成有第一互连结构103和与第一互连结构103相邻的第二互连结构104。所述介质层101表面还形成有掩膜层(图中未示出)，所述掩膜层具有开口，所述开口暴露介质层101部分表面。

参考图2，沿所述开口刻蚀所述第一互连结构103和第二互连结构104之间的介质层101，形成沟槽105。

参考图3，在介质层101、第一互连结构103和第二互连结构104表面形成遮盖层106，所述遮盖层106横跨所述沟槽105(图2所述)，在第一互连结构103和第二互连结构104之间形成空气隙107。

现有半导体结构中形成的空气隙的介电常数的降低有限。

更多关于空气间隙的形成方法请参考公开号为US2011/0018091A1的美国专利。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，降低互连结构之间的介电常数。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：

提供基底，所述基底包括第一区域和第二区域，在所述基底上依次形成第一低k介质层、刻蚀停止层、第二低k介质层；

在第一区域的第二低k介质层中形成凹槽，所述凹槽暴露刻蚀停止层表面；在凹槽内填充满无定形碳材料层；

在第一区域形成第一通孔和第二通孔，所述第一通孔和第二通孔贯穿所述无定形碳材料层、刻蚀停止层和第二低k介质层，在第二区域形成第三通孔，所述第三通孔贯穿所述第一低k介质层、刻蚀停止层和第二低k介质层；

在第一通孔、第二通孔和第三通孔填充满牺牲材料层；

刻蚀第二区域的部分第二低k介质层和第三通孔中的部分牺牲材料层，形成第三沟槽，所述第三沟槽与第三通孔的位置相对应，所述第三沟槽暴露刻蚀停止层表面；

刻蚀第一区域的部分无定形碳材料层，形成第一沟槽和第二沟槽，同时去除第一通孔、第二通孔和第三通孔中的牺牲材料层，第一沟槽和第二沟槽分别与第一通孔和第二通孔相对应，第一沟槽和第二沟槽暴露刻蚀停止层表面；

在第一通孔、第二通孔、第三通孔、第一沟槽、第二沟槽和第三沟槽中填充满金属，形成第一大马士革互连结构、第二大马士革互连结构和第三大马士革互连结构；

去除第一大马士革互连结构与第二大马士革互连结构之间以及第一大马士革互连结构和第二大马士革互连结构与凹槽侧壁之间的无定形碳材料层，形成空隙；

形成横跨所述空隙的覆盖层，在第一大马士革互连结构和第二大马士革互连结构与凹槽侧壁之间的形成空气隙。

可选的，所述牺牲材料层的材料为无氮抗反射涂层。

可选的，所述牺牲材料层的形成工艺为旋转涂布工艺。

可选的，刻蚀第二区域的部分第二低k介质层形成第三沟槽的工艺为第一等离子刻蚀工艺。

可选的，所述第一等离子刻蚀工艺采用的气体为CF₄、C2F₆、CH₂F₂或CHF₃。可选的，刻蚀第一区域的部分无定形碳材料层形成第一沟槽和第二沟槽工艺为第二等离子体刻蚀工艺。

可选的，所述第二等离子体刻蚀工艺采用的气体为O2和N2O中的一种或两种的组合。

可选的，去除第一大马士革互连结构与第二大马士革互连结构之间以及第一大马士革互连结构和第二大马士革互连结构与凹槽侧壁之间的无定形碳材料层的工艺为第三等离子体刻蚀工艺。