[发明专利]图像传感器的列并行单斜率ADC的数字校准的自动偏移调整

说明书

技术领域

本发明的一些实施例总体而言涉及处理信号，更具体而言涉及一种用于列并行单斜率模数转换器(ADC)的数字校准的方法和系统。

背景技术

随着计算机和处理器变得越来越强大，在数字领域将进行越来越多的信号处理。数字信号处理可以执行复杂的操作以将输入数据控制得与现实中的模拟信号近似，并且可以实时执行操作，或者可以储存数字数据以供将来处理。由于现实中的信号以模拟信号存在，因此需要将这些模拟信号转换成等效的数字信号。

模数转换器(ADC)用于许多应用中，诸如，例如转换工业应用中的模拟控制信号、音乐中的音频信号、数码相机中的摄影图像、和数码摄影机中的视频图像。与众多的电路一样，由于针对不同的限制来做出折中所以ADC具有许多不同的类型。诸如“快闪”ADC的一些ADC由于每个额外的比特要求比较器的数量加倍，因此在电路和布局空间方面相对昂贵且因而在分辨率上有限制，但其转换速度很快。诸如斜坡ADC的其他ADC可能相对简单，但转换时间长。并且，随着分辨率数的增加，转换时间也将增加。

因此，具体应用需要考虑各种限制，并确定何种设计最佳地实现其目的。然而，选择特定的设计并且可能地对其进行修改以改进其设计，可能还是存在某些需要克服的挑战。

对于高分辨率和高速成像而言，列并行ADC结构已成为CMOS图像传感器中最广泛使用的ADC。实现CMOS图像传感器的良好性能的一个主要挑战是有效地降低列固定模式噪声(CFPN)。

通过结合附图将根据现有方法和传统方法的系统与本申请余下所列举的本发明的一些方面进行比较，本领域技术人员将清楚现有方法和传统方法的进一步限制和不足。

发明内容

本发明的某些实施例提供了一种使用模数转换器(ADC)的方法，所述方法包括：在校准周期期间，在自动归零时间段期间将自动归零电压施加到所述ADC中的比较器的第一输入和第二输入。在所述自动归零时间段结束时将第一校准电压增加到所述第二输入，然后确定在所述自动归零时间段结束时所述第二输入处的电压与能够在所述ADC的校准阶段期间在所述第二输入处确定的最大电压差之间的差值电压。确定大于所述差值电压的校准偏移电压，以及通过将所述第一校准电压减少所述校准偏移电压来产生第二校准电压，其中，在转换周期期间将所述第二校准电压施加到所述第二输入。

从以下的说明书和附图中将完全理解本发明的这些及其他优点、方面和新颖特征，以及本发明所示实施例的细节。

附图说明

图1A是可以用于本发明的一个实施例的用于模数转换的示例性系统的框图。

图1B是可以用于本发明的一个实施例的用于模数转换的示例性系统的框图。

图2是根据本发明的一个实施例的用于列并行模数转换器的示例性系统的框图。

图3是根据本发明的一个实施例的用于模数转换的示例性系统的框图。

图4是根据本发明的一个实施例的用于模数转换的示例性系统的框图。

图5是根据本发明的一个实施例的示例性比较器结构的框图。

图6是根据本发明的一个实施例的用于模数转换系统的示例性系统的电路图。

图7是示出根据本发明的一个实施例的用于列并行ADC中的比较器的校准过程的时序图。

图8至图9是示出根据本发明的一个实施例的提供有解决方案的非理想情况的时序图。

图10A至图10B是示出根据本发明的一个实施例的用于为参照图8至图9所描述的问题提供解决方案的、施加到比较器的输入电压的电路图。

图11至图12是示出根据本发明的一个实施例的针对参照图8至图9所描述的问题的解决方案的时序图。

图13是示出根据本发明的一个实施例的用于列并行ADC中的比较器的校准过程的时序图。

图14至图15是示出根据本发明的一个实施例的提供有解决方案的非理想情况的时序图。

图16至图17是示出根据本发明的一个实施例的针对参照图14至图15所描述的问题的解决方案的时序图。

具体实施方式

下面将参照附图详细描述本发明的实施例，使得本领域技术人员能够容易地实施本发明的范围。

本发明的某些实施例可以提供用于校准列并行模数转换器(ADC)的方法和系统。

图1A是可以用于本发明的一个实施例的用于模数转换和数模转换的示例性系统的框图。参见图1A，示出了用于处理输入数据的电路的一部分，包括ADC阵列110、处理器120和控制逻辑130。