[发明专利]一种用于芯片BU-65170的读写控制装置

权利要求书

1.一种用于芯片BU-65170的读写控制装置，其特征在于，该装置包括读BU-65170模块、写BU-65170模块、数据接口模块以及地址接口模块；其中，

所述的读BU-65170模块从外部接入与读操作有关的信号线，所述写BU-65170模块从外部接入与写操作有关的信号线；所述写BU-65170模块对所述从外部接入与写操作有关的信号线所输入的信号进行管理，生成适用于芯片BU-65170的写时序；所述读BU-65170模块对所述从外部接入与读操作有关的信号线所输入的信号进行管理，生成适用于芯片BU-65170的读时序；所述数据接口模块用于将所述芯片BU-65170双向的数据接口分成输入和输出两个部分，在执行写功能时，该模块将写BU-65170模块的写数据传输给所述芯片BU-65170的数据口，在执行读功能时，将所述芯片BU-65170的数据口的数据传输给读BU-65170模块；所述地址接口模块用于把所述写BU-65170模块、读BU-65170模块所输出的地址和控制信号统一整合成传输给芯片BU-65170的地址和控制信号，在写过程中，写BU-65170模块输出的地址和控制信号有效，在读过程中，读BU-65170模块输出的地址和控制信号有效。

2.根据权利要求1所述的用于芯片BU-65170的读写控制装置，其特征在于，所述写BU-65170模块的输入信号包括：系统复位信号rst、系统时钟信号clk、触发写BU-65170模块使之开始写芯片BU-65170的信号wr_start、要写入芯片BU-65170的数据data_in、要写入芯片BU-65170的地址add_in、用于写所述芯片BU-65170的数据存储器或控制寄存器的选择信号memreg以及反馈信号wr_cmd；

所述写BU-65170模块的输出信号包括：给芯片BU-65170的写控制信号wr_65170、给芯片BU-65170的内部锁存信号strbd、给芯片BU-65170的内部片选信号select、用于写芯片BU-65170的数据存储器或控制寄存器的选择信号memreg、要写入芯片BU-65170的内部存储器地址add_out、输出到芯片BU-65170的数据总线的数据data_out、用于表示工作的状态完成与否的信号wr_done、用于表示写计数器clk_cnt的计数使能wr_en。

3.根据权利要求2所述的用于芯片BU-65170的读写控制装置，其特征在于，所述写BU-65170模块所生成的适用于芯片BU-65170的写时序包括：当clk时钟的频率为12M赫兹，每个时钟周期为83ns时，在第1个clk时钟的下降沿处，wr/rd和select翻转为有效状态，且地址信号和数据信号的低8位有效；在第2个clk时钟的下降沿处，strbd翻转为有效状态；在第4个clk时钟的下降沿处，strbd翻转为无效状态；在第5个clk时钟的下降沿处，地址信号和数据信号的高8位有效；在第7个clk时钟的下降沿处，strbd翻转为有效状态；在第9个clk时钟的下降沿处，strbd翻转为无效状态；在第10个clk时钟的下降沿处，wr/rd和select翻转为无效状态，地址和数据信号也变为无效；在计数第40个时钟时，wr_en恢复为用于表示初始态和空闲态的值，第41个时钟时，wr_done置为用于表示初始态和空闲态的值，第42个时钟计数完毕。

4.根据权利要求1所述的用于芯片BU-65170的读写控制装置，其特征在于，所述读BU-65170模块的输入信号包括：所要读取数据的芯片BU-65170的内部存储器的地址add_in、从芯片BU-65170的数据总线转换进来的输入数据data_in、由输出信号rd_done和rd_en相与形成的反馈信号rd_cmd、用于表示开始读芯片BU-65170操作的信号rd_start、用于读取芯片BU-65170的数据存储器或控制寄存器的选择信号memreg、系统复位信号rst以及系统时钟信号clk；

所述读BU-65170模块的输出信号包括：给芯片BU-65170的内部锁存信号strbd、给芯片BU-65170的内部片选信号select、用于读取芯片BU-65170的数据存储器或控制寄存器的选择信号memreg、所要读取的芯片BU-65170的内部存储器的地址add_out、从芯片BU-65170的内部存储器中所读取出的数据data_out、表示工作的状态完成与否的信号rd_done、表示写计数器clk_cnt的计数使能的信号rd_en。

5.根据权利要求4所述的用于芯片BU-65170的读写控制装置，其特征在于，所述读BU-65170模块生成的适用于芯片BU-65170的读时序包括：当所述clk时钟的频率为12M赫兹，每个时钟周期为83ns时，wr/rd保持为1；在第1个clk时钟的下降沿处，select翻转为有效状态，地址高8位有效；在第2个clk时钟的下降沿处，strbd翻转为有效状态；在第4个clk时钟的下降沿处，strbd翻转为无效状态；在第5个clk时钟的下降沿处，地址变成无效状态；在第14个clk时钟的下降沿处，地址低8位有效；在第18个clk时钟的下降沿处，地址高8位有效；在第22个clk时钟的下降沿处，地址变为无效状态；在第15个clk时钟的下降沿处，strbd翻转为有效状态；在第17个clk时钟的下降沿处，strbd翻转为无效状态；在第19个clk时钟的下降沿处，strbd翻转为有效状态；在第21个clk时钟的下降沿处，strbd翻转为无效状态；在第22个clk时钟的下降沿处，select翻转为无效状态；在计数第53个时钟时rd_en恢复为用于表示初始态和空闲态的值，第54个时钟时rd_done置为用于表示写时序完成的值，第55个时钟计数完毕。