[发明专利]封装结构

说明书

技术领域

本发明涉及一种封装结构，特别是涉及一种使用于芯片封装的封装结构。

背景技术

众所周知，封装技术其实就是将芯片与外界隔离，以保护芯片电路，避免电气性能下降.另一方面，封装后的芯片也更便于安装和运输.由于封装技术的好坏还直接影响到芯片自身性能的发挥和与其连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。

随着存储器的发展，现有的二维封装技术也逐渐被三维封装技术取代，三维封装的优点在于可以提高互连线的密度，而且可以降地封装尺寸(form factor)。在芯片堆叠的三维封装中，芯片会被互相黏合而形成一个堆叠结构，并利用打线技术(wire bonding)将芯片和封装载板互相电连接。目前，堆叠结构中的芯片通常都是高频芯片，所以在运转过程中会产生高强度的电磁波，而一高频芯片产生的电磁波会透过芯片间的绝缘层而传达至附近的另一高频芯片，造成严重的电磁干扰(elctromagnetic interference，EMI)问题。此电磁干扰除了会降低高频芯片的传输速度外，还会造成电子信号的损失和噪声的产生。

因此，有必要发展一种可避免电磁波干扰的封装结构，同时可满足低成本与轻薄短小等等的封装需求。

发明内容

本发明提供了一种封装结构，以解决不同芯片间电磁干扰的缺陷。

本发明提供了一种封装结构，包括一载板；一芯片堆叠结构，设置于载板上，其中芯片堆叠结构包括至少二片互相堆叠的芯片；一封装材料层，包覆芯片堆叠结构；一芯片黏着层，设置于相邻的芯片间；及多个填充物颗粒，均匀分布于芯片黏着层内，其中各个填充物颗粒包括一介电核心、一绝缘层，绝缘层包覆介电核心，及一导电层，设置于介电核心和绝缘层间且顺向包覆介电核心。

与现有技术相比，本发明封装结构的芯片黏着层内均匀分布有多个被导电层包覆的填充物颗粒，因此芯片间的电磁干扰可以被导电层阻挡，而提升电子信号的传输速度和降低电子信号的损失。

附图说明

图1是本发明一优选实施例封装结构的剖面图。

图2是本发明单一填充物颗粒的剖面图。

图3是本发明另一优选实施例封装结构的剖面图。

图4是本发明另一优选实施例封装结构的剖面图。

其中，附图标记说明如下：

1       载板                10     锡球

13      黏合层              15     芯片黏着层

15a     填充物颗粒          15b    黏着材料

20      芯片堆叠结构        20a    底层芯片

20b     上层芯片            20c    第一中间芯片

20d     第二中间芯片        21     焊垫

21a，   焊垫                21b    焊垫

23      导线                23a    导线

23b     导线                23c    导线

23c     导线                30     封装材料层

40      开孔                50     介电核心

53      导电层              55     绝缘层

100     封装结构            200    封装结构

300       封装结构            D         半径

T₁        厚度                T₂        厚度

具体实施方式

虽然本发明以优选实施例揭露如下，然而其并非用来限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求书所界定的为标准，为了不使本发明的精神难懂，部分公知结构和工艺步骤的细节将不在此揭露。

同样地，附图所表示为优选实施例中的装置示意图，但并非用来限定装置的尺寸，特别是，为使本发明可更清晰地呈现，部分组件的尺寸可能放大呈现在图中。而且，多个优选实施例中所揭露相同的组件将标示相同或相似的符号，以使说明更容易且清晰。